"Latch & Flip-Flop" 검색결과 181-200 / 214건

• 

  [텀프로젝트] 5 bit Flash ADC , 플래쉬 ADC 설계 (시뮬레이션 코드 포함)

  Schematic기준전압원 Preamp 비교기 SR-Latch 1 of N coder Encoder D-Flip Flop10Mohmbit1bit2bit3bit4bit5? ... 줍니다.이 비교기를 거친 시그널은 1 of N coder를 통하여 연속된 시그널에서중첩되는 부분은 Low로, 중첩되지 않는 부분은 High로 바뀌게 되며, 이 시그널은인코더와 D-Flip ... 프로젝트의 목표입니다.■ 작동원리이번에 설계할 5Bit Flash ADC는 크게 아래 블록과 같이 구성됩니다.VoltageReference→Preamp→ComparatorandSR-Latch

  리포트 | 21페이지 | 5,000원 | 등록일 2008.09.27

  다운로드 장바구니
• 

  RS 및 D 플립플럽

  값이 어떻게 나오는지 측정한다.- 이론적인 결과 값과 실제 결과 값을 비교, 확인한다.* 기본 개념 정리- 플립플럽(Flip Flop): 순간기억장치. ... AND 게이트), 7402(2-입력 NOR 게이트)를 이용한 RS Latch 회로구성실제로 구성한 모습CP입력출력RSQ00+5ONOFF00ONOFF+50ONOFF00ONOFF+5+5 ... 게이트), 7402(2-입력 NOR 게이트), 7408(2-입력 AND 게이트), 브레드보드, 전선, 니퍼, 멀티미터, LED 등* 실험 & 결과1. 7400(2-입력 NAND 게이트

  리포트 | 7페이지 | 1,500원 | 등록일 2008.06.06

  다운로드 장바구니
• 

  [회로실험] [회로실험]기본장비와 PSPICE를 이용한 플립플롭설계

  일반적으로 flip-flop 은 latch에서와 마찬가지로 출력 Q의 값을 flip flop의 상태 값으로 본다.일반적인 flip flop 기호 = 2 \* GB3 ② clocked ... 갖는 기억소자로, 다양한 종류(SR, JK, D, T flip flop등)가 있다. flip-flop 은 latch와는 달리 클럭clock의 상승 또는 하강 모서리에 동기되어 출력 ... flop와 NAND 를 이용하여 D flip flop의 설계D Flip Flop 의 회로도D Flip Flop 의 기호도D Flip Flop 동작 파형Materials & Methods

  리포트 | 12페이지 | 1,000원 | 등록일 2005.06.30

  다운로드 장바구니
• 

  RS 래치와 D 래치

  플립플롭(basic flip-flop)을 말하며, 아래그림과 같이 NOR게이트를 사용하여 구성할 수도 있고, NAND 게이트를 사용하여 구성할 수도 있다. ... 따라서 순차회로는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지게 되며, 일반적으로 많이 사용되는 메모리 소자로는 플립플롭(flip-flop)이라고 하는 소자가 있다. ... 부착된 RS 및 D 래치(Clocked RS and D-Latch)< 클락이 부착된 RS 래치 회로 >위 그림과 같이 S와 R 입력 외에 별도의 enable 제어신호를 갖는 SR

  리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

  다운로드 장바구니
• 

  Ch10. 플립 플롭

  TTL 7474(Dual, 2-input D-F/F)- 한 패키지에 2개의 독립된 positive-edge-clocked D flip flop 이고 14개의 핀을 가지고 있으며 최대동작 ... TTL 7476(Dual, M/S-JK-F/F)- 한 패키지에 2개의 독립적인 level-clocked JK flip flop이 들어 있다. 16개의 핀을 가지고 있으며 최대동작 주파수는 ... 실험목적(1) RS 플립 플롭의 기본 개념을 파악 하고 RS-Latch와의 차이점을 발견한다.(2) D 플립 플롭의 기본 개념을 파악하고 D-Latch와의 차이점을 발견한다.(3)

  리포트 | 8페이지 | 2,000원 | 등록일 2008.01.08

  다운로드 장바구니
• 

  [공학기술]VHDL 연산자와 순차처리문

  과거상태를 유지(기억)연산자순차처리문Process문If문차 례과 제 레벨트리거되는 latch와 달리 flip/flop은 클럭의 상승과 하강에서 동작된다. ... 클럭의 하강에서 동작되는 D flip/flop을 설계하라.3.3.2 if문VHDL 설계■ 클럭의 상승 동작표현 if(clk'event and clk = '1') then wait until ... 례■ 논리연산자(Logical operator) or, and, nor, nand, xor, xnor 예) a = b and c; -- 논리 and ■ 관계연산자(Relational

  리포트 | 15페이지 | 3,000원 | 등록일 2007.08.03

  다운로드 장바구니
• 

  [전자전기일반]CMOS, Pseudo-NMOS, 통과 트랜지스터, 동적(Dynamic) 논리 회로, Latch, flipflop에 대한내용정리

  래치(latch)2. 플립플롭(flip-flop)part 1.1. Mos 디지털 회로가) 디지털 회로 설계1) 디지털 IC 기술과 논리 회로 계열-CMOSa. ... 래치(latch)는 기본적인 플립플롭(basic flip-flop)을 말하며, 그림 1과 같이 NOR 게이트를 사용하여 구성할 수도 있고, 그림 2와 같이 NAND 게이트를 사용하여 ... 모 서리 트리거 방식 플립플롭임을 나타내기도 한다.가) SR 플립플롭그림 7에 상승 모서리 트리거 방식 SR 플립플롭(Set-Reset flip-flop)에 대한 회로도 및 진리표를

  리포트 | 28페이지 | 1,500원 | 등록일 2006.07.16

  다운로드 장바구니
• 

  [공학기술]디지털 시스템 설계 6장 연습문제(일부)

  P 6.3 Draw a D latch with enable similar to the circuit in figure 6.6(a), but use NAND gates instead

  리포트 | 2페이지 | 3,000원 | 등록일 2007.06.11

  다운로드 장바구니
• 

  [전기 전자]플립플롭(Flip-Flop)

  74LS73, 74LS76은 Dual JK M/S Flip-Flop이다.? ... < 플립플롭 (Flip-Flop) >- 보통 기본형 플립플롭이나 래치도 플립플롭이라고 하지만 원칙적으로는 마스터-슬레이브 플립플롭이나 에지 트리거링 플립플롭만이 플립플롭의 범주에 들어간다 ... - 74LS279는 쿼드 세트-리세트 래치이다.??< 래치(Latch)회로 >?????특성 방정식기호SR 플립플롭??논리도?ENSR100(no change)10101101111?

  리포트 | 9페이지 | 1,000원 | 등록일 2006.04.30

  다운로드 장바구니
• 

  [Counter구현]래치(Latch), FF, Counter 구현 (Verilog)

  ) Master – Slave D Flip Flop////////////////////////////////e Effects :// None/////////////////////// ... 진리표SRQ(t+1)동작00Q(t)불변010리셋101세트11불확정불변- 특성방정식- NOR Gated RS 래치(Latch) 논리회로 (RS 래치(Latch))- NAND Gated ... RS 래치(Latch) 논리회로 (RS 래치(Latch))- 논리회로 ( RS 플립플롭)█ RS Master –Slave 플립플롭아래 논리회로와 같이 두개의 Gated RS 플립플롭을

  리포트 | 14페이지 | 2,000원 | 등록일 2006.08.22

  다운로드 장바구니
• 

  논리회로 정리 레포트

  래치(latch)와 플립플롭(flip-flop)■ 래치와 플립플롭 - 두 개의 안정 상태를 갖는 일종의 기억 회로■ 안정 상태 - 회로의 외부로부터 입력을 가하지 않는 한 본래의 상태를 ... latch)■ 비동기 동작 - 입력 신호의 변화가 일어나면 그에 따라 동작을 하는 것을 의미S ???? ... 1I3S0, S1이 가질 수 있는 어떤 값에 대해 네 개의 AND 게이트 중에 세 개의 AND 게이트 출력은 항상 0 이 됨.4.5 플립플롭1.

  리포트 | 11페이지 | 1,000원 | 등록일 2008.06.24

  다운로드 장바구니
• 

  [논리회로] 래치와 플립플롭

  Latch와 Flip Flop의 차이점Latch와 Flip Flop은 한비트의 정보를 기억할 수 있는 기억소자로서 2진 셀(cell)이라고도 한다. ... Flip Flop- 일정한 기준 시점에서만 회로를 해석하고 그 시간 간격 동안 그 값을 기억, 유지한다. Flip-Flop의 기억시간은 clock주기이다.3-1. ... 작동하는 flip flop을 latch라 하고, pulse transition에서 작동하는 flip flop을 register라 한다.즉, latch는 레벨 트리거(level trigger

  리포트 | 9페이지 | 1,000원 | 등록일 2003.08.14

  다운로드 장바구니
• 

  [논리회로] 플립플롭

  Latch와 Flip Flop의 차이점Latch와 Flip Flop은 한 비트의 정보를 기억할 수 있는 기억소자로서 2진 셀(cell)이라고도 한다. ... Flip Flop- 일정한 기준 시점에서만 회로를 해석하고 그 시간 간격 동안 그 값을 기억, 유지한다. Flip-Flop의 기억시간은 clock주기이다.2-1. ... 작동하는 flip flop을 latch라 하고, pulse transition에서 작동하는 flip flop을 register라 한다.즉, latch는 레벨 트리거(level trigger

  리포트 | 12페이지 | 1,000원 | 등록일 2003.08.14

  다운로드 장바구니
• 

  주파수 합성이 가능한 PLL(Phase Locked Loop) 설계.

  -state(Latch, Flip/flop)Digital3-state(PFD)Digital[Table 2-1] Phase Detector 분류이번 설계에서는 3-state(PFD)를 ... 4bit Divider를 이용한PLL(Phase Locked Loop) 설계 및 측정Design and Verification of PLLUsing a 4bit Divider목 차I ... [Fig 2-3] PFD의 Schematic[Fig 2-4] 입력이 UP 신호일 때[Fig 2-5] 입력이 Down 신호일 때2) CP (Charge Pump)Charge Pump는

  리포트 | 20페이지 | 3,000원 | 등록일 2008.12.03

  다운로드 장바구니
• 

  [디지털 회로] &lt;Pre-report&gt;디지털 실험11장(플립플롭)

  ){(2) 동기식 RS 플립 플롭{(3) D 플립 플롭D 플립플롭(Delay flip-flop 또는 Data flip-flop)은 SR 플립플롭과 NOT 게이트 한 개를 사용하여 만들 ... (3조 3입력 NAND Gate)74279 (4조 RS Latch)7474 (2조 D Flip Flop)7476 (2조 JK Flip Flop)5. ... 실험과정(1) RS Latch1 NAND Gate를 이용하여 [그림 11-8] (a)와 같이 RS Latch를 구성하고, 입력값을 [표 11-1]의 입력 순서에 따라 주었을 때의 결과값을

  리포트 | 8페이지 | 1,500원 | 등록일 2003.03.16

  다운로드 장바구니
• 

  디지털시계제작 프로젝트

  순서 논리 회로의 블록도는 다음 그림 6-1과 같다.플립플롭(F/F: Flip-Flop)은 2진 부호 0 또는 1을 기억하는 최서 기억 소자이다. ... latch)의 동일한 두 부분으로 구성되어 있다. ... 그림 6-18은 R-S 래치를 기반으로 하여 구현된 J-K 주종형 플립플롭을 그린 것이다.그림 6-18에서 볼 수 있듯이 주종형 플립플롭 주래치(Master latch)와 종래치(Slave

  리포트 | 15페이지 | 5,000원 | 등록일 2008.09.19

  다운로드 장바구니
• 

  RS 및 D 플립플럽

  유지한다.- 저장장치로 사용한다.○ 래치(Latch)- 가장 기본적인 형태의 F/F이다.○ 플립플럽(flip-Flop)- 입력이 변해도 클럭이 들어올 때만 출력이 변한다.- 입력이 ... +5+504.32V900+504.32V(3) 그림 4-3과 같은 RS 래치회로를 구성하고, 출력전압을 측정하여 표4-3에 기록하여라.AND:M74HC08B1NOR:GD74LS02CP입력출력RSQQ ... 실습 기자재 및 부품(1) DC전원공급기(2) 오실로스코프(3) 브레드보드(4) IC : NAND 7400, NOR 7402, AND 7408, D FF 7447 각 1개씩점퍼선,

  리포트 | 8페이지 | 1,000원 | 등록일 2008.04.28

  다운로드 장바구니
• 

  [디지털논리회로] 디지털논리회로실험예비레포트

  Q는 low하고 Q-not은 high한다.·RS flip-flop 은 로직 상태가 보수로 스위치 될 때까지 출력은 latch나 저장되기 때문에 bi-stable이다. ... ◈New terms and words①bufferk은 오른쪽 flip-flop처럼 데이터 입력에 반응하게 된다. clock 심벌은 원과 삼각형이다. ... ◈New terms and words①bi-stable: 출력은 스위치 이전의 하나의 논리 상태를 유지한다.②clear(to reset): flip-flop에서 출력Q를 low 상태로

  리포트 | 7페이지 | 1,500원 | 등록일 2003.08.29

  다운로드 장바구니
• 

  [기초 회로] 기본 게이트와 카운터

  실험 후기이번 실험은 여러 gate들과 flip/flop의 동작을 직접 볼 수 있는 실험이었습니다. ... 두 번째 회로와 동일한 회로(2) 실험절차 (4)의 회로의 동작과 용도를 설명하라.--> 첫 번째 회로는 반가산기로 exclusive or gate에서 나오는 값은 sum값이고 and ... (OUT)LHXXHHLXXLLLXX-HHLLQHHLHLHHHLHHHHHToggle첫 번째 것은 D F/F이고 두 번째 것은 D LATCH 두 개 붙어있는 것이고 세 번째 것은 J K

  리포트 | 4페이지 | 1,000원 | 등록일 2004.08.18

  다운로드 장바구니
• 

  [기초회로실험] 실험9. RS 래치와 D래치, 실험10. 플립플롭

  RS 마스터-슬레이브 플립플롭3) JK 마스터-슬레이브 플립플롭 (JK master-slave flip-flop)RS 마스터-슬레이브 플립플롭에서 Q를 R 입력 중의 하나로 피드백하고를 ... 게이트를 가진 RS 플립플롭의 진리표SRQ00이전 Q01010111사용하지 않음3) RS 마스터-슬레이브 플립플롭 (RS master-slave flip-flop)그림 3과 같이 두 ... 기본적인 RS 플립플롭의 진리표RSQ (Q1)00사용하지 않음01010111이전 Q2) 게이트를 가진 RS 플립플롭 (gated RS flip-flop)게이트를 가진 RS 플립플롭은

  리포트 | 11페이지 | 1,000원 | 등록일 2004.03.08

  다운로드 장바구니