"Latch & Flip-Flop" 검색결과 201-214 / 214건

• 

  [디지털공학] 디지털공학 개론

  (master-slave) flip-flop두 개의 clocked RS 플립-플롭이 직렬로 연결된 형태를 J-K 또는 master-slave 플립-플롭이라고 부른다. ... Memory, Clock, Timer 등 모든 multivibrator 회로는 두 개의 출력 터미날이 존재 두 출력 터미날은 항상 서로 반대의 논리를 갖는다.Flip-flop플립-플롭은 ... 입력이 들어올 때만 작동하는 RS 플립-플롭D-latch클럭 펄스가 들어올 때 입력된 정보를 그대로 유지하는 소자(기억소자) 그림은 4 bit 래치 대부분의 컴퓨터는 1 byte

  리포트 | 22페이지 | 3,000원 | 등록일 2002.04.20

  다운로드 장바구니
• 

  [공학의 기초] multivibrators 예비 레포트

  이러한 이름은 안정한 상태의 수를 나타낸다. bistable은 FF(flip-flop)나 latch의 상태를 표현한다. one-shot은 하나의 안정된 상태를 갖는데 , 안정된 상태에 ... One-shot and astablemultivibrators 예비 레포트실험 목적1.특정 pulse와 트리거 모드를 생성하는 74121를 이용한 특성을 살펴본다.2. ... 대부분의 one-shot 의 이용은 IC timer 혹은 IC one-shot에 이용된다. one-shot에서는 10us보다 작은 time의 한계와 100Hz보다 작은 주파수 한계를

  리포트 | 3페이지 | 1,000원 | 등록일 2004.01.16

  다운로드 장바구니
• 

  [Hspice] hspice

  Ring-oscillators, flip-flops must be initialized..param vdd=5 Xflop1 in0 q0 q0/ d0 LATCH Q0set=Vdd Xflop2 ... in1 q1 q1/ d1 LATCH Q1set=gnd ... .SUBCKT LATCH in Q Q/ d Q0set=0 Q1set=Vdd .ic v(Q0)=Q0set v(Q1)=Q1set ... 17,000 lines of FORTRAN coded Added “E” and “G” elements Improved both speed and accuracy of transient

  리포트 | 170페이지 | 1,000원 | 등록일 2003.06.16

  다운로드 장바구니
• 

  [디지털논리설계] DLD Homework Solutions

  (여기서는 JK master-slave flip-flop에 관해 설명한다. ... Using J-K flip-flopsExcitation Table Z1Z2Present StateF2 F1 F0Next StateFlip-flop Input SignalsF2+ F1 ... (1,2,3,4,5,6,9,10,11)F3F2F1X0001111000101111111110111T3 = F2'F1 + F2'X + F2F3'X + F3'F1'F2Output Z는 Flip-flop의

  리포트 | 7페이지 | 1,000원 | 등록일 2002.10.21

  다운로드 장바구니
• 

  [디지털] VHDL 강좌8

  비동기형(Asynchronous) 순서회로의 동작은 입력신호가 변화하는 순서에 따라 언제라도 영향을 받을 수 있다.Flip-flop이나 latch는 one-bit 메모리 소자입니다. ... 비동기식 순서회로에서의 기억소자로는 클럭이 없는 플립플롭(latch)이거나 시간지연소자(time-delay element)를 사용한다. ... 비동기식 순서회로의 설계는 타이밍문제 때문에 설계가 더 어렵습니다.latch는 level-sensitive memory device입니다.

  리포트 | 13페이지 | 1,000원 | 등록일 2001.11.11

  다운로드 장바구니
• 

  컴퓨터 구조학2

  논리 회로: JK-플립플롭(JK-Flip Flop)JK-플립플롭은 SR-래치의 입력 신호의 값이 S=R=1 인 것을 유효한 입력이 되게 한다. ... - 금지동기 SR-래치(Synchronous SR-Latch)SRL순서 논리 회로: D-래치(D-Latch)동기 SR-래치와 같으나, 입력 단자에 입력 신호가 S=R=1이 되지 못하게 ... Flop)과 래치(Latch) 순서 논리 회로 클록 사이클(Clock Cycle) 순서 논리 회로로서 중앙 처리 장치(CPU)컴퓨터의 논리 회로컴퓨터의 기능적 회로 블록 반 가산기

  리포트 | 42페이지 | 1,000원 | 등록일 2001.04.01

  다운로드 장바구니
• 

  컴퓨터 논리 구조

  논리 회로: JK-플립플롭(JK-Flip Flop)JK-플립플롭은 SR-래치의 입력 신호의 값이 S=R=1 인 것을 유효한 입력이 되게 한다. ... - 금지동기 SR-래치(Synchronous SR-Latch)SRL순서 논리 회로: D-래치(D-Latch)동기 SR-래치와 같으나, 입력 단자에 입력 신호가 S=R=1이 되지 못하게 ... Flop)과 래치(Latch) 순서 논리 회로 클록 사이클(Clock Cycle) 순서 논리 회로로서 중앙 처리 장치(CPU)컴퓨터의 논리 회로제2장 강의 내용(계속) 컴퓨터의 기능적

  리포트 | 41페이지 | 무료 | 등록일 2001.04.06

  다운로드 장바구니
• 

  Flip-flop 의 동작과 특성

  목 적 Flip-flop 의 동작과 특성을 실험한다. 2. ... 이 론 (1) The RS Flip-Flop Flip-Flop은 bistable multivibrator라고도 하는데 그 출력은 low 또는 high voltage ('0' or ... 이 출력된 값은 trigger(input)되기 전까지 계속 유지된다. ① Operation 그림 1은 RS flip-flop을 IC형태로 표시한 것이다.

  리포트 | 7페이지 | 무료 | 등록일 1999.07.22

  다운로드 장바구니
• 

  [무선통신]분주회로(주파수분할)

  따라서 순차회로는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지게 되며, 일반적으로 많이 사용되는 메모리 소자로는 플립플롭(flip-flop)이라고 하는 소자가 있다. ... 이 회로는 그림 7-1에 나타내었던 NOR 래치 회로의 입력단자에 AND 게이트를 추가하여 연결하거나, 그림 7-2에 나타내었던 NAND 래치 회로의 입력단자에 NAND 게이트를 추가 ... : 래치디지털 논리회로에 있어서 Latch는 하나 이상의 비트를 저장하기 위한 디지털 논리회로를 말한다.

  리포트 | 11페이지 | 1,500원 | 등록일 2003.05.13

  다운로드 장바구니
• 

  [기초실험] 기초실험(게이트회로,플립플롭,드모르강정리,가산기)

  플립플롭(Flip-Flop)플립플롭(Flip-Flop, F/F)은 입력의 변화가 없으면 출력이 일정한 2진 값을 유지하도록 동작되는 기억소자로서, 출력이 변화되는 시점에 따라서 비동기식 ... 비동기식의 플립플롭은 입력의 변화에 따라 출력도 변화될 수 있는 플립플롭을 말하며, 래치(latch)라고도 부른다. ... 의미한다.NOR 게이트NOR게이트는 OR게이트와 NOT게이트를 결합한 회로로 NOT-OR을 줄인말이다.

  리포트 | 10페이지 | 1,000원 | 등록일 2002.06.09

  다운로드 장바구니
• 

  [마이크로 프로세서] 89c51 data sheet 번역

  내부적인 클럭하는 회로소자로부터의 입력은 divide-by-two flip-flop을 통해진다. 그러나 최소/최대 전압과 높고낮은 시간의 특성들이 발견되어졌을 것이 틀림없다.? ... Flash Programming and Verification Waveforms - Low Voltage Mode (VPP=5V)? ... Flash Programming and Verification Waveforms - High Voltage Mode (VPP=12V)?

  리포트 | 16페이지 | 2,000원 | 등록일 2004.07.24

  다운로드 장바구니
• 

  플립플롭 예비보고서

  플립플롭(Flip-Flop)1.실험목적(1)RS 플립플롭의 기본 개념을 파악하고 RS-Latch와의 차이점을 발견한다.(2)D 플립플롭의 기본 개념을 파악하고 D-Latch와의 차이점을 ... 1)RS-플립플롭(RS-Flip Flop)래치는 어떤 입력 레벨에 의해서 제어되는 데 플립플롭은 클록 입력이라고 부르는 트리거 신호에 의해서 제어된다. ... ClearPresetPresetClearPreset, ClearPreset, ClearPreset, ClearPreset, ClearPresetPreset, Common Clear and

  리포트 | 9페이지 | 1,000원 | 등록일 2001.11.18

  다운로드 장바구니
• 

  [전자회로] ADC DAC SRAM DRAM Mosfet pspice simulation

  이는 실험상으로는 그래프에 나타낸것과 같이 -8.7519V가 나왔다.다음은 pdf파일과 같이 회로를 작성하고 설명대로 option에서 initialize all flip-flops를 ... DAC and ADC circuits operations왼쪽의 그림은 pdf파일의 첫 번째 그림으로 DAC의 대략도를 나타낸 것이다. ... 가장 위의 파형이 LATCH 부분인데 1일 때는 up counter, 0일때는 down counter로 작동하는 것이다.2.

  리포트 | 18페이지 | 2,000원 | 등록일 2004.05.03

  다운로드 장바구니
• 

  [디지털실험] 쉬프트레지스터

  Latch, Flip flop 및 Register을 비교, 설명하여라.▶래치는 클럭 펄스의 유효 레벨에서 데이터 입력 단자에 가해지는 신호의 값을 기억시킴. ... (직렬 입력-직렬 출력, 직렬 입력-병렬 출력, 병렬 입력-직렬 출력 )또한 데이터의 이동방향에 따라 구분된다. ... ▶동안에 4회의 클럭펄스는 AND게이트를 통과해서 클럭펄스 입력단자에 입력된다.

  리포트 | 7페이지 | 1,000원 | 등록일 2001.11.29

  다운로드 장바구니