"NAND gate" 검색결과 181-200 / 1,206건

• 

  전자기학실험 NAND, NOR 결과

  실험 결과[실험 1] NAND 게이트[실험 2] NOR 게이트[실험 3] NAND를 사용한 AND 동작 회로[실험 4] NOR를 사용한 AND 동작 회로[실험 5] NAND를 사용한 ... 실험 결과[실험 1] NAND 게이트의 회로 구성과 출력 전압 결과이다.실험 결과, NAND 게이트의 진리표를 통해 예상한 값과 실험값이 똑같이 출력되었다.NAND진리표(출력값)1110예상값 ... NAND 게이트, NOR 게이트(결과 보고서)목 차1.

  리포트 | 9페이지 | 2,500원 | 등록일 2021.04.07

  다운로드 장바구니
• 

  아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_결과보고서

  1.요약이번 실습에서는 논리 gate(nand, inverter)를 사용해 래치와 플립플롭의 회로를 설계하였다.

  리포트 | 6페이지 | 1,000원 | 등록일 2024.08.27

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 11차예비보고서-카운터 설계

  준비물 저항 (330Ω, 1/2W, 5%) : 4 개 JK Flip Flop (74HC73) : 4 개 NAND gate(74HC00) : 4 개 NOR gate(74HC02 ... ) : 2 개 AND gate(74HC08) : 2 개 OR gate(74HC32) : 2 개 LED BL-R2131H(743GD) : 4 개 Switch : 1 개 오실로스코프

  리포트 | 5페이지 | 1,000원 | 등록일 2021.10.06

  다운로드 장바구니
• 

  gate를 이용한 결합, 분배, 보수성의 법칙 설계

  실험 제목① 오실로스코프의 사용방법② 2중 NOT Gate를 이용한 회로 구성③ 오실로스코프를 이용한 NOT Gate④ NAND Gate를 이용한 AND Gate⑤ NOR Gate를 ... 위와 같은 파형으로 나오고여기서t _{PHL} =1.00ns인 것을 알 수 있다.④ NAND Gate를 이용한 AND Gate 실험입력 스위치3, 4를 Low(0)로 설정입력 스위치3을 ... 같은 값이 들어간다.그래서 출력은 첫 번째 게이트를 통과한 값을 갖고 NAND를 취하는 개념이다.입력 스위치 3, 4번을 Low(0)로 조작했을 때X(B)의 LED는 High(1)로

  리포트 | 26페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

  다운로드 장바구니
• 

  [A+] 중앙대 아날로그 및 디지털회로 설계실습12 Stopwatch 설계 예비보고서

  실습 준비물부품Inverter 74HC04: 8개NAND gate 74HC00: 3개NOR gate 74HC02: 3개AND gate 74HC08: 3개OR gate 74HC32:

  리포트 | 3페이지 | 1,000원 | 등록일 2021.09.06

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 9번 실험 RAM 예비보고서

  A에서, IN0=1인 상태에서 WR0=1, WR1=0으로 입력이 주어지면 A의 첫 7403 소자의 NAND gate에 0이 입력으로 들어간다. ... 실험 도구 및 소자IC 이름74HC00 (Quad 2-input NAND Gate)핀 구성함수 다이어그램논리 다이어그램진리표ABY001011101110IC 이름74HC03 (Quad ... 2-input NAND Gate)핀 구성함수 다이어그램논리 다이어그램진리표ABY00Z01Z10Z110※Z는 높은 임피던스 값에 의한 OFF 상태를 의미한다.IC 이름74HC670

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  차세대메모리 반도체(MRAM, PRAM, RRAM) 발표자료

  에 Tunneling Oxide, Floating Gate, Control Gate 로 구성 • Cell 을 한 에너지 • 집적도가 높아짐에 따른 간섭현상 * 이미지 출처 : Avalanche ... COMMED I AContents 1 2 3 4 기존 메모리 반도체 - DRAM - NAND FLASH 차세대 메모리 반도체 - MRAM - PRAM - RRAM Conclusion ... 반복성 있는 Cell 특성을 확보해야 한다 * 이미지 출처 : TECH WORLDConclusion ㆍ미세 공정기술의 발달에 따른 메모리 집적도와 성능의 향상 ㆍ기존 DRAM, NAND

  리포트 | 20페이지 | 1,500원 | 등록일 2023.03.08

  다운로드 장바구니
• 

  전자기학실험 NAND, NOR 예비

  [NAND 게이트를 사용한 OR 동작]다음 그림은 NOT 게이트와 같이 동작하는 2개의 NAND 게이트와 2-입력 NAND 게이트로 구성되어 있다. ... NOR 게이트의 핀 배치도이다.NAND 게이트(7400) NOR 게이트(7402)[NAND 게이트]디지털 논리 게이트 중 가장 많이 사용하는 게이트 중의 하나가 NAND 게이트이다 ... [NAND 게이트를 시용한 AND 동작]다음 그림에 두 개의 NAND 게이트가 직렬로 연결되어 있다.첫 번째 게이트는 2-입력 NAND 게이트이고, 두 번째 게이트는 NOT 게이트처럼

  리포트 | 12페이지 | 2,500원 | 등록일 2021.04.07

  다운로드 장바구니
• 

  4주차 결과 - 논리 게이트 및 부울 함수의 구현

  실험은 NOT, OR, AND 게이트, NAND, NOR, Exclusive-OR 게이트의 논리함수 개념과 Gate의 구조 및 기능에 대해 알아보고 측정하는 실험과 부울 함수를 이용한 ... 그 이유는 NAND 만으로 AND, OR, XOR을 구성할 수 있으므로 NAND는 AND와 NOT이 합쳐진 것이므로 가능할 것이라고 생각했고, 피스파이스로 확인하였다. ... 그리고 각 Gate 마다 입력받는 위치와 개수가 달랐고, 출력 받는 위치와 개수도 달랐기 때문에 실험하는 동안 데이터시트를 계속 확인하며 각 Gate에 맞는 위치에 Vcc와 GND가

  리포트 | 8페이지 | 1,500원 | 등록일 2020.10.01

  다운로드 장바구니
• 

  논리회로 간소화 결과보고서 A+

  실험을 통해 논리식을 간소화하고 이를 실행하는 회로를 구성하여서 이론적으로 알고 있던 내용을 직접 보게되어 의미가 있었다.고찰문제And gate와 not gate를 이용하여 BCD ... 실험에서 LED의 불이 켜졌으므로 맞게 설계된 것이다.두번째 회로는 NAND게이트로만 구성하는 것으로 7400 NAND 내부의 게이트를 모두 사용했다. ... 표 5-3은 NAND게이트 3개로 구현한 회로의 진리표이고 이는 OR게이트로 구현한 5-2와 결과가 같다.

  리포트 | 6페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.12

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습 논리함수와게이트

  gateXOR gateXNOR gate(B) AND 게이트와 OR 게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 ... 설계실습 계획서1-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR ... (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도롤 설계한다.XNOR 진리표입력출력ABY001010100111NAND gateNOR

  리포트 | 5페이지 | 1,000원 | 등록일 2021.12.15

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 4-bit Adder

  )Cin AB000111100010111010(이론부 참고)Cin AB000111100001010111(C) (B)에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND ... ) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하여라.CoutS(D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.SCout(E) 설계한 회로중

  리포트 | 4페이지 | 1,000원 | 등록일 2021.12.15

  다운로드 장바구니
• 

  실습 8. 래치와 플립플롭 예비보고서

  실습 준비물부품NAND gate 74HC00 : 6개Inverter 74HC04 : 3개사용장비오실로스코프(Oscilloscope) : 1대브레드보드 (Bread board) : 1개파워서플라이

  리포트 | 2페이지 | 1,000원 | 등록일 2022.09.19

  다운로드 장바구니
• 

  충북대학교 정보통신공학부 실험 13. CMOS-TTL interface

  TTL 과 CMOS 실험 시뮬레이션 (NAND)8. TTL 과 CMOS 실험 시뮬레이션 (NOR){nameOfApplication=Show} ... 기초이론 N-channel MOS 는 gate-source 전압이 (+) 일 때 전도된다 . P-channel MOS 는 gate-source 전압이 (-) 일 때 전도된다 . ... N-MOS 는 gate-source 전압이 0V, P-mos 는 gate-source 전앞이 5V 일때 off 된다 .이면 , 즉 L( lOW ) 상태에 있으면 NMOS 가 OFF

  리포트 | 9페이지 | 1,500원 | 등록일 2020.10.26

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

  저장된 현재 상태출력은 Q로 표시한다.2) NAND게이트를 가진 SR래치NAND 논리 게이트로 구성된 간단한 SR 래치도 있다. ... NAND래치와 NOR래치를 비교해서 주목할 점은 NAND래치의 입력은 NOR 래치에서 사용되는 입력 값들의 보수라는 점이다.3. ... * Gate primitive 방법을 이용하여 encoder를 처음 설계할 때 다음과 같이 WARNING이 발생했다.WARNING> Input is never used.

  리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  실습 9. 4-bit Adder 회로 설계 예비보고서

  실습준비물부품저항 330Ω, 1/2W, 5% : 10개Inverter 74HC04 : 4개NAND gate 74HC00 : 5개NOR gate 74HC02 : 5개AND gate 74HC08 ... : 5개OR gate 74HC32 : 5개XOR gate 74HC86 : 2개LED : 10개switch : 10개사용장비오실로스코프(Oscilloscope) : 1대브레드보드 (

  리포트 | 5페이지 | 2,000원 | 등록일 2022.09.19

  다운로드 장바구니
• 

  [기초회로실험]Flip-flop 회로

  {Q}NAND 게이트는 하나 이상의 입력이 0이면 출력이 1이 되는 특징을 가지고 있는데, RS flip-flop (NAND Gate 사용)에서 입력 R과 S가 둘 다 0이 되면 두 ... Gate 사용)에서 입력 R = S = 0 일 때 출력이 금지 상태가 되는 이유를 고찰하라.NAND 게이트를 이용한 RS flip-flop진리표입력출력RSQbar{Q}00XX0101101011Qbar ... 게이트는 하나 이상의 입력이 1이면 출력이 0이 되는 특징을 가지고 있는데, RS flip-flop (NOR Gate 사용)에서 입력 R과 S가 둘 다 1이 되면 두 NOR 게이트

  리포트 | 6페이지 | 2,500원 | 등록일 2021.04.02

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습예비보고서11-카운터 설계

  실습 준비물JK Flip Flop 74HC73 : 4개NAND gate 74HC00 : 4개NOR gate 74HC02 : 2개AND gate 74HC08 : 2개OR gate

  리포트 | 6페이지 | 1,500원 | 등록일 2020.03.29 | 수정일 2020.05.06

  다운로드 장바구니
• 

  Semiconductor Device and Design - 13~14__

  Semi custom 1) Gate array ▶ Basic logic gate such as NAND and NOR, or metal Routing, which regularly ... Individual unit prices are high. have a limited number of gates lack integration and flexibility2. ... Semi custom 1) Gate array ▶ Advantage : Since only metal mask Process is required, Turn around time is

  리포트 | 17페이지 | 2,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서

  한편, NAND gate를 사용하여 [그림 5]와 같이 회로를 구성할 수도 있다. ... [그림 19][그림 20]2) Gated D latch를 NAND gate를 이용하여 구현회로도 및 시뮬레이션 결과는 아래와 같다. ... [그림 17][그림 18]2) 그 외의 사용 부품① 74LS00 : 2-Input NAND gate② 74LS02 : 2-Input NOR gate③ 74LS04 : NOT gate4

  리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니