"NAND gate" 검색결과 201-220 / 1,206건

• 

  서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 결과 보고서

  gate와 4-input nand gate로 회로를 바꿔 간단하게 해결되었다. ... 다음과 같이 3-input NAND gate와 4-input NAND gate를 이용하였다.① S1=0, S0=0(LLLH)(LLHL)(LHLL)(HLLL)(S1, S0)이 (0,0 ... (I0, I1)=(0,0)(I0, I1)=(0,1)(I0, I1)=(1,0)(I0, I1)=(1,1)NAND, not gate를 사용하여 XOR 게이트를 구현한 것이다.

  리포트 | 18페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  한양대 디지털 IC 개요 및 조합논리회로

  작성한 K-Map을 통해 Logic Circuit을 AND, OR, NAND 등 GATE를 그린다.Logic Circuit을 통해 회로에 직접 설계해보며 입력 데이터를 각각 다르게

  리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  8. 래치와 플립플롭 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  실습 준비물부품NAND gate 74HC006개Inverter 74HC043개사용장비오실로스코프 (Oscilloscope)1대브레드보드 (Bread board)1개파워서플라이 (Power

  리포트 | 2페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 결과보고서(과제)12

  gate 값이 0이 되고 이를 CLR pin으로 넣어 reset 시킨다. ... 결과는 Q4, Q3, Q2, Q1 순으로 출력값을 확인하면 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 이며 1010이 되는 순간 연결된 NAND

  리포트 | 2페이지 | 1,000원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  논리회로실험 예비보고서7

  ·예상결과 : 실험1은 Nand gate와 J-K 플립플롭을 이용하여 6bit Shift Right Register를 직접 설계하여 정보의 이동을 확인해보는 실험이다. ... 실험부품-5V 전압원-저항-발광다이오드-IC>74HC00 : 2 input NAND gate>74HC76 : Dual J-K Flip-Flop with preset and clear ... 실험절차 및 예상결과-실험1) 6bit Shift Right Register① 74HC00(Nand gate)와 74HC76(Dual J-K Flip-Flop with preset

  리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 예비 보고서

  [그림 4] 74LS002) 74LS0374LS00과 같이 2-Input NAND Gate의 기능을 하는 소자이다. ... 실험에 사용될 부품에 대한 설명 및 사용법1) 74LS002-Input NAND Gate의 기능을 하는 소자이다. Connection diagram은 [그림 3]과 같다. ... Digital Logic Gates1.

  리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습 예비보고서9 4비트가산기

  (C) (B)에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR)로직 회로를 설계한다. ... (D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.(E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다.

  리포트 | 4페이지 | 1,500원 | 등록일 2020.10.17 | 수정일 2020.11.27

  다운로드 장바구니
• 

  논리회로실험 예비보고서9

  실험부품-5V 전압원-저항-발광다이오드-IC>74HC00 : 2 input NAND gate>74HC03 : Quad 2 input NAND gate>74HC670 : 4x4 register ... gate)와 74HC03(Quad 2 input NAND gate)를 이용하여 직접 2-bit RAM 회로를 설계해보고 6개의 입력에 대한 출력을 확인해보는 실험이다. ... 실험절차 및 예상결과-실험1) 2-bit RAM① 74HC00(2 input NAND gate)와 74HC03(Quad를 이용하여 위와 같은 회로를 구성한다.② 아래표의 왼쪽 부분과

  리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  [A+보고서] 회로실험 CMOS-TTL Interface 예비보고서

  - CMOS NAND 게이트 회로는 두 개의 입력이 모두 high이면 p-channel FET는 off되고, n-channel FET는 on 되어 출력은 low가 되고, 두 개의 입력 ... 전압이 (+)일 때 전도된다.(2) p-channel MOS는 gate-source 전압이 (-)일 때 전도된다.(3) nMOS는 gate-source 전압이 0[V], pMOS는 ... 따라서 p-channel FET source에 대해서 gate 입력은 -VDD, n-channel FET source에 대해서 gate 입력은 0[V]이므로 p-channel FET는

  리포트 | 6페이지 | 1,000원 | 등록일 2022.12.24 | 수정일 2024.07.21

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 예비보고서8

  실습 준비물부품Inverter 74HC042 개NAND gate 74HC001 개사용장비오실로스코프(Oscilloscope)1 대브레드보드 (Bread board)1 대함수발생기 (

  리포트 | 4페이지 | 1,500원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 3주차

  - 출력은 논리 입력의 곱과 같음5) NAND Gate- AND 게이트와 NOT 연산을 조합한 결과6) NOR Gate- OR 게이트와 NOT 연산을 조합한 결과3. ... 실험에서는 Xilinx ISE 프로그램을 사용하여 기본적인 Verilog HDL 모델링 방법들인 비트연산자 모델링, 게이트 프리미티브 모델링, 행위수준 모델링 방법을 사용하여 AND, NAND ... 원리는 gate의 입력과 출력을 설정하는 것이다.

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  D-latch,D-flip-flop,J-K-flip-flop 예비레포트

  또한 NAND 게이트 또는 NOR 게이트로 구현 가능하다.Gate 형 d latch는 입력 d와 S-R 래치 동작을 제어해 주는 E 입력으로 구성된다. ... 실험 목적(1) D latch and D flip-flop-study to construct D latch with NAND gates and inverter-study differences

  리포트 | 4페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  디지털논리회로 (논리 게이트)

  종류논리 게이트(Logic Gate)의 종류는 아래 와 같이 기본 논리 게이트와 확장 논리 게이트로 구분이 가능하다. ... 이들의 논리 기호는 [그림 1]과 같이 표현이 가능하다.(1) 기본 논리 게이트 : BUFEER, NOT, AND, OR(2) 확장 논리 게이트 : NAND, NOR, XOR, XNOR3

  리포트 | 8페이지 | 2,000원 | 등록일 2024.01.18 | 수정일 2024.01.23

  다운로드 장바구니
• 

  NAND게이트 자세히 설명하고 NAND게이트를 사용하는 이유 NAND 와 NOR 게이트로 회로를 구성하는 경우가 많은데 어떤 점 때문인지

  제목: NAND 게이트와 NOR 게이트의 사용 이유와 중요성: 디지털 회로 설계에 있어서의 핵심적 역할요약: 이 레포트에서는 디지털 회로 설계에 있어서 NAND 게이트와 NOR 게이트의 ... 또한 이러한 게이트들의 중요성을 통해 미래의 전자기술 발전에 기여하는 방식에 대해 논의한다.NAND 게이트에 대한 설명 및 사용 이유NAND 게이트는 디지털 로직 회로에서 사용되는 ... 이 게이트는 AND 게이트의 출력에 NOT 게이트를 연결하여 구성할 수 있다.NAND 게이트를 사용하는 주된 이유는 다음과 같다:1.1 기능적 완전성: NAND 게이트는 기능적으로

  리포트 | 3페이지 | 2,500원 | 등록일 2023.04.05

  다운로드 장바구니
• 

  12. Stopwatch 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  실습준비물부품Inverter 74HC048개NAND gate 74HC003개NOR gate 74HC023개AND gate 74HC083개OR gate 74HC323개7-Segment3개BCD ... 따라서 JK Flip flop과 and gate를 이용하여 start를 위해서 switch를 on 했을 때에만 pulse가 인가되며 회로가 동작하고, switch를 off했을 때에는

  리포트 | 6페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  기본로직 설계 및 시뮬레이션 검증 회로설계

  schematic디자인, VHDL디자인2-2 OR GATE schematic디자인, VHDL디자인2-3 NOT GATE schematic디자인, VHDL디자인2-4 NAND GATE ... schematic디자인, VHDL디자인2-5 NOR GATE schematic디자인, VHDL디자인2-6 XOR GATE schematic디자인, VHDL디자인2-7 XNOR GATE ... 목적각각의 논리게이트의 동작을 Quartusll 13.0시뮬레이션을 통해 schematic, VHDL 디자인을 하여Quartusll 개발환경에 적응하기위함AND, OR, NOT, NAND

  리포트 | 32페이지 | 2,000원 | 등록일 2022.01.05

  다운로드 장바구니
• 

  아주대학교 일반전자공학실험 Digital Dice A+결과보고서

  gate이고 인풋 1개이며 반대의 아웃풋 내놓게 되는 칩셋이다.AND+NOT = NAND로 표현이 가능하다컨버터가 정상적으로 작동하는지 확인하기 위해 다이오드와 연결하였다. ... 컨버터에 필요한 칩셋은 7410 칩셋과 7404 칩셋인데 7410 칩셋은 3개의 인풋을 받는 NAND gate이고 한 칩셋 안에 3개의 로직 게이트가 들어있다. 7404 칩셋은 NOT ... gate이고 한 칩셋 안에 3개의 로직 게이트가 들어있다. 7404 칩셋은 NOT gate이고 인풋 1개이며 반대의 아웃풋 내놓게 되는 칩셋이다.

  리포트 | 22페이지 | 2,000원 | 등록일 2022.05.14

  다운로드 장바구니
• 

  광운대학교 전기공학실험 실험7. 디코더와 인코더 결과레포트 [참고용]

  실험 결과(1) 예비보고서 (1)항에 해당하는 회로를 7400 NAND gate IC만을 사용하여 구현하고 테스트를 통해 그 입출력 사이의 진리표를 작성하라.BAO0O1O2O3예상값측정값오차예상값측정값오차예상값측정값오차예상값측정값오차001100000 ... 이때, AND의 NOT은 NAND로 치환하며 NOT은 NAND의 값을 다시 NAND한다. ... 실험 순서1에서 기존의 AND, NOT게이트를 NAND 게이트 만으로 구성했을 때 기능적으로 동일함을 확인했다.

  리포트 | 6페이지 | 1,500원 | 등록일 2024.01.02

  다운로드 장바구니
• 

  중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 전가산기(4-bit adder) 예비

  (D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.식을 xor에 맞게 묶었다.S= bar{A} ` bar{B} `C _{i`n} + bar{A} `B ... +A`B`C _{i`n}#```````````````=B`C _{i`n} `+A`B+AC _{i`n}(C) (B)에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND ... (D)에서 말한 것처럼 AND, OR 게이트들을 NAND 게이트로 바꾸어도 된다.

  리포트 | 3페이지 | 1,500원 | 등록일 2020.12.23

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

  이때, 2개의 AND gate와 1개 의 OR gate를 NAND gate로 대체하였다. 시뮬레이션 결과는 [그림 5]와 같다. ... NAND gate의 트랜지스터 개수가 AND gate, OR gate의 트랜지스터 개수보다 적으므로 고집적 회로 설계시 이러한 방법을 통해 비용을 대폭 절감할 수 있다.실험 3)에서는 ... 또한, AND-OR 구조를 모 두 NAND로 치환함으로써 실제 사용되는 TTL 소자의 종류와 개수를 줄일 수 있었다.

  리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니