"Verilog 언어" 검색결과 201-220 / 331건

• 

  [Flowrian] 8 비트 업/다운 카운터 회로의 Verilog 설계 및 시뮬레이션 검증

  8 비트 업/다운 카운터 회로의 동작은 Verilog 언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog 언어를 ... Behavior 형식 8 비트 업/다운 카운터 회로의 Verilog 설계 및 검증3. 8 비트 레지스터의 Verilog 설계 및 검증4. 8 입력 증감기 회로의 Verilog 설계 ... Structure 형식 8 비트 업/다운 카운터 회로의 Verilog 설계 및 검증

  리포트 | 18페이지 | 1,000원 | 등록일 2011.11.05

  다운로드 장바구니
• 

  [Flowrian] 크기 비교기 회로의 Verilog 설계 및 시뮬레이션 검증

  크기 비교기 회로의 동작은 Verilog 언어가 제공하는 두 가지 방식, Behavior 와 Structure 관점에서 논리동작을 모델링한다.Verilog 언어를 이용하여 디지털 논리회로의 ... Behavior 형식 크기 비교기 회로의 Verilog 설계 및 검증3. Structure 형식 Mod-10 인코더 회로의 Verilog 설계 및 검증

  리포트 | 11페이지 | 1,000원 | 등록일 2011.12.08

  다운로드 장바구니
• 

  [Flowrian] 디지털 열쇄 잠금 회로의 Verilog 설계 및 시뮬레이션 검증

  본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- 4개의 BCD 숫자의 동일 여부 판단 : RT 수준 Verilog 설계 및 시뮬레이션 검증- ... 최상위 디지털 열쇄 잠금 회로 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... RT 수준 Verilog 설계 및 시뮬레이션 검증- 데이터 패스 : 구조수준 Verilog 설계 및 시뮬레이션 검증- 제어기 : RT 수준 Verilog 설계 및 시뮬레이션 검증-

  리포트 | 36페이지 | 2,000원 | 등록일 2011.10.04

  다운로드 장바구니
• 

  [Flowrian] FSM with Datapath 방식 최대공약수 계산기의 Verilog 설계 및 시뮬레이션 검증

  설계 방법과 Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... 본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- 2 입력 8 비트 멀티플렉서 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 8 비트 ... Ripple-Carry 뺄셈기 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 8 비트 비교기 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 8 비트 레지스터 :

  리포트 | 38페이지 | 3,000원 | 등록일 2011.10.11

  다운로드 장바구니
• 

  2017년 상반기 삼성 최종 합격 자소서입니다.

  체득하게 되었으며, 정밀한 반도체의 중요성을 몸소 체득하였습니다.[ 더 정밀함을 위한 Stretch Target 설정]졸업작품인 ‘OV7670을 이용한 SDD프로그램 설계’에서 Verilog언어와

  자기소개서 | 3페이지 | 3,000원 | 등록일 2017.09.24 | 수정일 2017.12.05

  다운로드 장바구니
• 

  [Flowrian] 덧셈 연습기 회로의 Verilog 설계 및 시뮬레이션 검증

  연습기 모듈 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... 본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- 전가산기 : Dataflow 수준 Verilog 설계 및 시뮬레이션 검증- 십진수 한 자리 ... 덧셈기 : 구조수준 Verilog 설계 및 시뮬레이션 검증- 십진수 두 자리 덧셈기 : 구조수준 Verilog 설계 및 시뮬레이션 검증- D 타입 플립플롭 : RT 수준 Verilog

  리포트 | 46페이지 | 1,500원 | 등록일 2011.09.27 | 수정일 2014.08.19

  다운로드 장바구니
• 

  [Flowrian] 8 비트 쉬프트 레지스터 회로의 Verilog 설계 및 시뮬레이션 검증

  8 비트 쉬프트 레지스터 회로의 동작은 Verilog 언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog 언어를 ... Behavior 형식 8 비트 쉬프트 레지스터 회로의 Verilog 설계 및 검증3. 8 비트 레지스터의 Verilog 설계 및 검증4. ... Structure 형식 8 비트 쉬프트 레지스터 회로의 Verilog 설계 및 검증

  리포트 | 14페이지 | 1,000원 | 등록일 2011.11.07

  다운로드 장바구니
• 

  [Flowrian] 전가산기 (Full Adder)의 Verilog 설계 및 시뮬레이션 검증

  전가산기 (Full Adder)의 동작은 Verilog 언어가 제공하는 3가지 방식, Dataflow, Behavior, Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog ... 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. ... Dataflow 형식 전가산기의 Verilog 설계 및 검증3. Behavior 형식 전가산기의 Verilog 설계 및 검증4.

  리포트 | 12페이지 | 1,000원 | 등록일 2011.10.29

  다운로드 장바구니
• 

  [Flowrian] Tri-State Buffer의 Verilog 설계 및 시뮬레이션 검증

  Tri-State Buffer의 동작은 Verilog 언어가 제공하는 3가지 방식, Dataflow, Behavior, Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog ... 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. ... Dataflow 형식 Tri-State Buffer의 Verilog 설계 및 검증3. Behavior 형식 Tri-State Buffer의 Verilog 설계 및 검증4.

  리포트 | 13페이지 | 1,000원 | 등록일 2011.11.01

  다운로드 장바구니
• 

  [Flowrian] 반가산기 (Half Adder)의 Verilog 설계 및 시뮬레이션 검증

  반가산기 (Half Adder)의 동작은 Verilog 언어가 제공하는 3가지 방식, Dataflow, Behavior, Structure 관점에서 반가산기의 논리동작을 모델링한다.Verilog ... 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. ... Dataflow 형식 반가산기의 Verilog 설계 및 검증3. Behavior 형식 반가산기의 Verilog 설계 및 검증4.

  리포트 | 9페이지 | 1,000원 | 등록일 2011.10.29

  다운로드 장바구니
• 

  [Flowrian] Fibonacci 행렬 생성 회로의 Verilog 설계 및 시뮬레이션 검증

  종류의모듈을 설계할 수 있도록 가변적인 Verilog 코딩을 하였다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. ... 가변 가능한 Ripple-Carry 덧셈기의 Verilog 설계 및 검증3. 가변 가능한 Register 의 Verilog 설계 및 검증4. ... Fibonacci 행렬 생성 회로의 Verilog 설계 및 검증

  리포트 | 15페이지 | 1,500원 | 등록일 2011.12.08

  다운로드 장바구니
• 

  [Flowrian] 4x4 매트릭스 키패드 인터페이스 회로의 Verilog 설계 및 시뮬레이션 검증

  설계하여 검증하였다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. ... 키패드 인터페이스 회로의 Verilog 설계 및 검증2. 4x4 매트릭스 키패드 모델의 Verilog 설계 및 검증3. 키패드 인터페이스 테스트 회로의 Verilog 설계 및 검증 ... 키패드 인터페이스 회로를 설계하고 보다 실제적인 상황에서의 테스트를 위하여 키패드의 스위치를 누르는 동작을 Verilog 코드로 모델링하여 이 두 모듈이 서로 연동되도록 테스트 회로를

  리포트 | 21페이지 | 3,000원 | 등록일 2011.12.13

  다운로드 장바구니
• 

  [Flowrian] 신호등 제어 회로의 Verilog 설계 및 시뮬레이션 검증

  RT 수준 Verilog 설계 및 시뮬레이션 검증- 최상위 신호등 제어 회로 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 ... 본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- 타이머 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 신호등 제어 유한상태머신 :

  리포트 | 16페이지 | 1,500원 | 등록일 2011.10.03

  다운로드 장바구니
• 

  Xilinx사 ISE의 isim 시뮬레이션을 스크립트로 실행하는 방법

  ISim 은 Xilinx 사의 ISE 에 내장된 HDL 시뮬레이터로서 Verilog & VHDL 언어로 설계된 디지털 회로의 레지스터 레벨 혹은 타이밍 시뮬레이션에 사용된다.ISim ... ISE 상에서 프로젝트를 설정하고 Verilog 코드를 작성하여 프로젝트에 등록하고 시뮬레이션을 실행하면 아래 그림과 같은 GUI가 나타나서 시뮬레이션에서 출력된 파평을 그래픽으로

  리포트 | 17페이지 | 2,500원 | 등록일 2012.08.18 | 수정일 2014.08.19

  다운로드 장바구니
• 

  [Flowrian] 10진 카운터 회로의 Verilog 설계 및 시뮬레이션 검증

  언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 논리동작을 모델링한다.설계는 Verilog 언어를 이용하여 모델링 되었으며, 테스트벤치도 Verilog로 ... (주)시스템 센트로이드의 Flowrian으로 설계되었으며 Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다. ... 범위를 카운팅 하는 카운터를 의미한다.10진 카운터는 0~15 를 셀 수 있는 4 비트 이진 카운터를 변형하여 0~9 범위만 카운팅하도록 설계한다. 10진 카운터 회로의 동작은 Verilog

  리포트 | 11페이지 | 1,000원 | 등록일 2011.11.05

  다운로드 장바구니
• 

  [Flowrian] Quadrature Counter 회로의 Verilog 설계 및 시뮬레이션 검증

  회전을 감지하는 Quatrature Decoder- udcount16b : 증가 혹은 감소가 가능한 카운터- quadcounter : Quadrature CounterVerilog 언어를 ... D 플립플롭의 Verilog 설계 및 검증3. JK 플립플롭의 Verilog 설계 및 검증4. Digital Filter 회로의 Verilog 설계 및 검증5. ... Quadrature Decode 회로의 Verilog 설계 및 검증6. 16 비트 Up/Down 카운터의 Verilog 설계 및 검증7.

  리포트 | 30페이지 | 2,000원 | 등록일 2011.12.08

  다운로드 장바구니
• 

  [Flowrian] Wallace Tree 구조 곱셈기의 Verilog 설계 및 시뮬레이션 검증

  언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. ... 전가산기의 Verilog 설계 및 검증3. 16 비트 Carry Save Adder 모듈의 Verilog 설계 및 검증4. 16 비트 Partial Product 계산 모듈의 Verilog ... Wallace Tree 곱셈기 최상위 모듈의 Verilog 설계 및 검증

  리포트 | 27페이지 | 3,000원 | 등록일 2011.10.31

  다운로드 장바구니
• 

  [Flowrian] 파라메터 가변이 가능한 Carry Lookahead 덧셈기 회로의 Verilog 설계 및 시뮬레이션 검증

  하나의 Verilog 코드로 다양한 비트폭의 덧셈기를 구현할 수 있도록 코딩되었다.- addcl : Carry Lookahead 덧셈기Verilog 언어를 이용하여 디지털 논리회로의 ... 본 문서에서는 Carry Lookahead 덧셈기 모듈을 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.덧셈을 수행하는 데이터의 비트 폭을 매개변수 width로 표현하여 설계함으로써

  리포트 | 9페이지 | 1,500원 | 등록일 2011.10.17

  다운로드 장바구니
• 

  [Flowrian] 버스를 통한 데이터 전송 회로의 Verilog 설계 및 시뮬레이션 검증

  언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. ... 버스를 통한 데이터 전송 회로의 Verilog 설계 및 검증 ... 버스를 통한 데이터 전송 회로의 사양 2. 8 비트 Tri-State Buffer 의 Verilog 설계 및 검증 3. 8 비트 레지스터 모듈의 Verilog 설계 및 검증 4.

  리포트 | 16페이지 | 2,000원 | 등록일 2011.12.27

  다운로드 장바구니
• 

  SK고용디딤돌 반도체 과정 합격 자소서

  이 후 SOC lab에 들어가 설계과목을 수강하며 다양한 회로를 반도체 칩 위에 구현해 보았습니다. 3학년 2학기에는 반도체 공학 및 제조 실습 과목을 수강하며 Verilog 언어를

  자기소개서 | 2페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2016.11.24

  다운로드 장바구니