"가산 논리 회로" 검색결과 241-260 / 1,074건

• 

  업다운 카운터 verilog 설계

  제목동기식 BCD 카운터 설계실습 목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. ... 이 실습을 통해서는 상태 천이를 위한 여러 가지 조건을 순차회로에 적용하는 방법에 대해 알아본다.실습 내용실습결과Verilog설계-BCD 동기식 카운터의 상태도- BCD 가산기의 Verilog

  리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  [응용 전기전자 실험] D / A 변환기 예비보고서

  따라서 000 -> 001 -> 010 -> 100 -> 000 으로 논리회로가 작동하게 되어있다. ... 이러한 방법에는 자리값을 갖는 저항 회로를 이용한 래더형 D/A 변환기와 전압 가산형 D/A 변환기가 있다.2. ... 전압 가산형 D/A 변환기 실험(4.4.1)의 1)을 Pspice를 이용하여 진행한 후, 표를 기입하시오.D3D2D1D0Y1Y2D3D2D1D0Y1Y20000-29mv-28mv1000

  리포트 | 7페이지 | 1,000원 | 등록일 2020.09.12

  다운로드 장바구니
• 

  디지털 논리회로 실험 10주차 Counter 예비보고서

  실험 이론지금까지 다루었던 논리회로들은 입력의 조건에 따라서 출력이 결정되는 “조합 논리회로”들이었다. ... 그림 1-2의 카운터 회로는 0→1→2→3→0→1...을 반복하는 성질을 가지므로 “2비트 2진 가산 카운터”라고 하며, 두 번째 T-플립플롭은 CK의 신호를 직접 받지 않고 첫 번째 ... 그러나, 실제로 디지털 논리 회로를 적용하게 되면 시간에 따라 움직이는 조건을 고려하지 않을 수 없게 된다.

  리포트 | 14페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  [평가계획서][평가기준안] 가장 작성하기가 까다롭다는 정보 과목 2학기 평가계획서 및 평가기준안입니다.

  1점, 최저 10점)논리회로설계 및 구현(전가산기,4개의 LED회로 설계)· 문제를 분석하여 진리표를 작성하고 간소화하여 논리회로 구현하는 과정에서 오류 발생 유무· 2회 실시(60점 ... )- 전가산기 회로 설계(30점)- 4개의 LED회로 설계(30점)60점(각30점)(오류발생 횟수에 따라 ? ... 1점, 최저 10점)논리식과 논리회로 표현· 논리식을 논리회로로, 논리회로를 논리식으로 표현하는 과정에서 오류 발생 유무20점(오류 발생 횟수에 따라 ?

  리포트 | 12페이지 | 3,000원 | 등록일 2020.06.02

  다운로드 장바구니
• 

  논리회로실험 프로젝트 2, stop watch 설계

  논리회로설계실험 프로젝트 #2Stop watch 설계1. ... 설계 목표BCD, 7 segment, 카운터, Debouncing 등에 대해 조사해보고, 지금까지 학습해왔던 논리회로 설계기술을 이용하여, 분 : 초 : 1/100초를 나타내고 리셋기능과 ... 알려준다.- 숫자 4를 표현한 것은 다음 그림과 같다.4) Counter- Counter란 반복해서 일어나는 현상의 수를 셈하는 장치로 클록 펄스에 따라 수를 세는 계수능력을 갖는 논리회로이다

  리포트 | 14페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  전감산기 verilog 설계

  전감산기 설계 과정을 통해 조합논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. ... 제목전감산기 설계실습 목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야 한다. ... Schematic 설계 회로를 나타내라.Verilog, VHLD설계1.전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.시뮬레이션 및 실행

  리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  Full adder VHDL 실습보고서(전가산기)

  배경이론(Background)1)Full adder (전가산기)1비트의 2진수를 3개 더하는 논리회로이며, 2개의 값을 직접 입력 받고, 나머지 한 개는 Carry in/out의 값으로 ... 이론으로만 알고 있었던, 논리회로들을 직접 코딩을 통해 실제 값을 산출하여, 나오는 파동(wave)을 관찰하고, 값들이 잘 나오는지, 오류는 없는지를 확인한다. ... )그림 2. 4bit full_adder논리회로도앞서 이야기 했던, Full Adder를 비트수만큼 직렬로 이어붙인 4bit Full Adder이다.

  리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

  다운로드 장바구니
• 

  12주차-실험23 결과 - ADDA 변환기

  의하여를 얻을 수 있습니다.디지털 신호에서 논리 “1”의 상태일 때 각 비트의 전압 크기가 모두 같다고 하면 (V0=V1=······=Vn-1=V), OP amp의 가산기 원리에 의하여 ... D/A 변환기에서 전류 가산형 D/A 변환회로는 출력저항 RL(RL>>R)에 접속한 후 해당하는 비트의 전압을 V0, V1, V2, ···, Vn-1로 하면 Millman의 정리에 ... 2015년도 제2학기기초회로실험Ⅱ기초회로실험Ⅱ실험23.

  리포트 | 4페이지 | 1,500원 | 등록일 2020.10.02

  다운로드 장바구니
• 

  2022년도 충북대, 충남대, 한기대 정보통신공학과 편입 면접 + 전공개념 정리(전자, 컴공, 정통)

  조합논리 회로 + 메모리 소자)+조합논리회로와 순서논리회로의 예조합논리 회로에는 가산기, 비교기, 멀티플렉서 등이 있고 순서논리회로에는 플립플롭, 카운터, 레지스터 등이 있습니다.레지스터 ... Q : 조합논리회로와 순서논리회로의 차이점은? ... A : 조합논리회로의 출력은 현재의 입력값 만에 의해서 결정되는 반면에 순서논리회로의 출력은 현재의 입력값과 이전의 출력값에 의해 결정됩니다.

  자기소개서 | 10페이지 | 5,000원 | 등록일 2022.11.07 | 수정일 2022.12.12

  다운로드 장바구니
• 

  [텀프] 아날로그회로설계(op-amp) 텀프로젝트 파형발생기

  Analog Multiplexer조합논리회로인 멀티플렉서는2 ^{n}개의 입력 중에서 하나를 선택하여 단일 출력으로 내보내기 위해 n개의 선택입력이 조합되는 회로이다. ... 반전 가산기와 가변저항을 통해 DC 신호와 AC 신호를 가산하여 offset 전압을 조절할 수 있게 된다.5. ... 진폭 및 offset 조절부가변저항으로 이득을 조절하여 결과적으로 진폭을 조절시키는 반전 증폭기와, 반전 가산기와 가변저항을 통해 DC 신호와 AC 신호를 가산하여 offset 전압을

  리포트 | 23페이지 | 3,000원 | 등록일 2019.12.30 | 수정일 2020.01.03

  다운로드 장바구니
• 

  카이스트 무학과 최종 합격 면접 후기

  따라서 이 둘을 조합하면 다양한 문제를 해결할 수 있습니다.면접관 : 조합논리회로에 대해 적혀있는데, 가산기, 감산기의 만드는 방법은 무엇인가요? ... 수험생 : 전가산기는 반가산기 두 개에 OR 게이트, 전감산기는 반감산기 두 개에 OR 게이트, 가감산기는 전가산기를 병렬 연결하여 만들 수 있습니다.면접관 : 부울 대수에서 꼭 필요한

  자기소개서 | 4페이지 | 4,000원 | 등록일 2023.09.15

  다운로드 장바구니
• 

  예비보고서(2) 플립플롭

  이것을 논리 회로로 사용할 경우에는 이 두 개의 상태를 0과 1에 대응시킨다. ... 목적이 장에서는 순서논리회로의 기반이 되는 플립플롭(flip-flop)을 RS, D, T, JK, 주종 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고 전반적인 이해를 도모하도록 ... 실험순서(1) 디지털 실험기판 위에 7400 NAND 게이트를 이용하여 RS 플립플롭 회로 (a)를 구성하고 데이터 스위치로 S, R 의 논리상태를 표 1과 같이 변화시키면서 오실로스코프로

  리포트 | 7페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  예비보고서(4) 카운터 counter

  목적이 장에서는 조합논리회로와 순서논리회로에 대한 대표적인 응용회로인 카운터에 관해서 그 동작 특성을 실현한다. ... 트리거시키면서Q` _{3} SIMQ _{ 0}의 논리상태를 측정하여 표 1(a)에 기록한다.(2) 비동기식 카운터-다운 카운터 회로 (b)를 구성하고PR을 0 → 1 로 한 후,CLK에 ... 클럭 펄스를 하나씩 트리거시키면서Q` _{3} SIMQ _{ 0}의 논리상태를 측정하여 표 1(b)에 기록한다.(3)비동기식 업/다운 카운터 회로(c)를 구성하고 업/다운=1(카운트-업

  리포트 | 11페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  결과보고서(6 멀티플렉서)

  조합논리회로 중 서로 반대 기능을 가진 멀티플렉스와 디멀티플렉스에 관해서 동작원리를 이해하고 중첩해서 더 큰 멀티플렉서를 구성도 해 보았다. ... 회로(b)는 입력Y와 선택신호S_{ 1},S_{ 0} 를 변화시키면서D_{ 3}, D _{ 2},D _{ 1},D _{ 0} 의 논리상태를 보도록 구성되었다.실험결과, 먼저 아무 입력이 ... 선택기/멀티플렉서의 가장 유용한 응용 예는 SOP 형태의 논리함수를 구현하는 것이라 할 수 있다.

  리포트 | 6페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  결과보고서(5 복호기부호기)

  각각의 가능한 입력 조건에 대해, 오직 한 개의 출력 신호만의 논리 1로 된다.회로 (a)는 가장 간단한 복호기인 2-to-4 복호기를 구성한 것이다. 2개의 입력선과 4(22)개의 ... { 3}D _{2}D _{1}D _{0}AB000100001001010010100011앞서 예비 보고서에서 기술했듯이 부호기(인코더)는 복호기(디코더)의 반대 기능을 수행하는 조합논리회로이다 ... 출력 신호를 갖는다.B,A의 입력을 00, 01, 10, 11로 각각 하였더니,D_{ 0} SIMD _{ 3} 차례대로 논리 1을 출력했다.

  리포트 | 8페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  결과보고서(4) Counter 카운터

  실험 결과, 0000에서 0100까지 카운트 되고 다시 재순환되어 결과가 반복되었다.이번 실험을 통해서 조합논리회로와 순서논리회로에 대한 대표적인 응용회로인 카운터에 관해서 카운트-업 ... 1Hz에 선을 연결시켜 주고Q _{3} SIM Q _{0}의 논리상태를 측정하였다. ... 예비보고서에 기술한 순서에 의해서,PR을 0 → 1로 한 후,CLK에 클럭 펄스를 하나씩 트리거 시키기 위해 이는 오른쪽에 1Hz에 선을 연결시켜 주고Q _{3} SIM Q _{0}의 논리상태를

  리포트 | 8페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  정보처리기사요약(2.전자계산기구조)

  (반가산기, 전가산기, 디코더, 엔코더, 멀티플렉서, 디멀티플렉서)2) 순서논리회로(Sequential logic circuit)― 회로의 출력 값이 내부상태와 입력에 따라 정해지는 ... 논리회로의 분류1) 조합논리회로(Combinational logic circuit)― 회로의 출력 값이 입력 값에 의해서만 정해지는 논리회로로서 기억능력이 없다. ... 논리회로로서 기억능력이 있다.

  시험자료 | 16페이지 | 3,500원 | 등록일 2021.05.24

  다운로드 장바구니
• 

  예비보고서(3)-Shift_Register-시프트레지스터

  목적이 장에서는 순서논리회로의 기본적인 응용회로가 되는 시프트 레지스터 (Shift register), 링 카운터 (Ring counter), 존슨 카운터(John counter), ... 관련이론레지스터(register)는 데이터 저장과 데이터 이동의 두 가지 기본 기능을 갖는 디지털 논리 회로이다. 레지스터의 저장 능력은 메모리 장치로 중요하게 사용된다. ... 데이터가 완전히 저장된 후 한 비트씩 출력된다.다음 그림 4는 4-비트 병렬 입력/직렬 출력 시프트 레지스터의 논리기호를 나타낸다.이 레지스터는 4개의 데이터 입력선D _{0}D _

  리포트 | 10페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  결과보고서(2) 플립플롭

  구성하는 회로이다. ... /01/10100/01/11000/01/11011/10/01001/10/0(c)회로 (c)는 RS 플립플롭을 구성하는 회로이다. ... 실험제목 :플립플롭- 결과보고서[결과 및고찰]회로도결과값입력출력SRQBARQ01010001표시기호10101111000/11/0(a)회로 (a) 두 개의 NAND 게이트로 가장 단순한

  리포트 | 8페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  동의대 ㄱㅇㅈ교수님 컴퓨터에서 숫자를 표현할 때 보수 체계를 많이 사용하는데, 보수의 개념을 설명하고, 보수체계를 사용하는 이유에 대해 설명하시오. 중앙처리장치(CPU)의 내부 구조와 동작에 대해 설명하시오

  마이크로 연산을 수행하는 장치＊ 연산에 필요한 자료를 입력받아 산술, 논리, 관계, 이동(Shift) 등 다양한 연산을 수행하는 장치＊ 가산기, 보수기, 누산기, 데이터 레지스터 ... , 입출력 장치 등으로 보내는 장치- 내부버스 : CPU, 메모리, I/O 장치 등과 상호 필요한 정보를 교환하기 위해 연결된 공동의 전송선.※ 결선수를 줄이기 위해 컴퓨터 내부 회로에 ... (컴퓨터는 연산체계에서 덧셈기능인 가산만 할 수 있는데 보수를 이용하면 뺄셈수행 가능)보수연산은 컴퓨터에서 수의 표현과 연산을 보다 효율적으로 처리할 수 있도록 도와줌.Ⅱ.

  리포트 | 7페이지 | 1,000원 | 등록일 2023.07.11

  다운로드 장바구니