"디지털논리회로" 검색결과 341-360 / 4,167건

• 

  디지털논리회로 FSM 설계 유료 빨래방 구동회로

  DIGITAL LOGIC CIRCUIT _ 디지털논리회로디지털논리회로유료 빨래방 세탁기구동회로 FSM 설계디지털논리회로(#1,Project1)제출날짜담당교수강성호 교수님조원1.Title유료 ... 직접 만들면서 뒤죽박죽 구현된 것보다 더 깔끔하게 정리되어 있는 회로도를 확인할 수 있었다.회로 Schematic3에 대한 Waveform또한 이전에 나타났던 알 수 없는 파형과는 ... 회로의 복잡도를 줄이기 위해 스스로 가정을 세우고, 이를 바탕으로 설계할 수 있다.이는 전체 동작의 타당성을 해치지 않는 범위 내에서 가능하다.2.

  리포트 | 13페이지 | 3,000원 | 등록일 2013.10.28

  다운로드 장바구니
• 

  디지털 논리회로의 조합 및 응용 예비보고서

  디지털 논리회로의 조합 및 응용1. ... 관련 이론● Exclusive OR gate- Boole 대수로 정의되지 못하는 응용논리연산 수행- gate들의 조합논리로 정의됨- Y = A? ... 회로구성도?

  리포트 | 10페이지 | 1,000원 | 등록일 2013.10.15

  다운로드 장바구니
• 

  2장 . 디지털 논리회로 개론 . 결과보고서

  디지털 논리회로 개론1. 실험 목적▶ 각종 기본 논리게이트의 특성 이해2. 관련 이론● AND gate- 표현방법 : dot product (.) ... 회로구성도회로 종류회로 사진AND gateOR gateNOT gateNAND gateNOR gate? ... 기기 및 디지털소자 리스트? 실험용 기기의 리스트- 파워서플라이- 디지털멀티미터- 오실로스코프? 디지털소자의 리스트- 다이오드- 저항 : 4.7k, 1k- NPN트랜지스터4.

  리포트 | 11페이지 | 1,500원 | 등록일 2013.10.16 | 수정일 2013.10.19

  다운로드 장바구니
• 

  디지털 논리회로 플립 플롭

  - 클럭 신호에 의해 입력신호에 의한 출력을 얻을수 있는 회로로 클럭이 인가되기 전에는 전에 상태를 그대로 유지하는 기억회로이다.1) RS 플립 –플롭 - RS 플립 –플롭 회로는 ... 입력이 변화를 하더라도 클럭 신호가 인가되지 않으면 출력의 변화가 없고 클럭 신호가 인가되어야만 출력이 변화하는 등가회로이다. ... 실험 방법 (1) NADN 게이트로 구성된 RS 플립 플롭회로를 구성하고 입력 R-S에 따른 출력 Q 와 Q를 측정하고 표를 완성하라 6-a에서는 스위치 R과 S를 거의 동시에 +5V에

  리포트 | 10페이지 | 1,000원 | 등록일 2009.10.14

  다운로드 장바구니
• 

  2장 . 디지털 논리회로 개론 - 예비레포트

  디지털 논리회로 개론1. 실험 목적▶ 각종 기본 논리게이트의 특성 이해2. 관련 이론● AND gate- 표현방법 : dot product (.) ... 회로구성도?

  리포트 | 9페이지 | 1,000원 | 등록일 2013.10.15

  다운로드 장바구니
• 

  디지털 논리 회로 텀 프로젝트 디지털 공중전화

  디지털 논리회로 설계 및 실습 과목의 term project 구현? 칩의 기능과 논리구조의 이해? 지금까지 학습한 내용들을 복합하여 하나의 작품에 응용 및 구현2. ... 결론 및 느낀점처음 디지털 논리회로 실습을 배울 때 아무것도 모른체 새로운 학문에 도전한다는 것이 힘들고 어렵기만 했습니다.VCC와 GND 가 어떤 것인지도 판단하지 못하는 저희가 ... 공중전화학습한 논리구조의 기능 구현을 바탕으로 공중전화 기능에 필수적인 요소들을 회 로로 설계하여 논리 게이트 들만으로 디지털 공중전화 기능 구현2.3 주요 기능● Part 1.

  리포트 | 16페이지 | 4,000원 | 등록일 2011.01.05

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 예비레포트

  논리회로실험 A반예비12장비동기식 RS 플립플롭5조이름학번실험일15.05.12제출일15.05.121. ... 응용회로에 대해 이해한다.2. ... XX불확실 상태- 상승모서리 RS 플립플롭 -위 그림과 표는 상승모서리 RS 플립플롭의 회로도, 심벌 및 진리표이다.

  리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

  다운로드 장바구니
• 

  실험1 실험(1) 프로젝트 디지털논리회로 도어락 설계

  PROJECT 개요한 학기동안 디지털논리회로 과목에서 배운 전반적인 이론들을(기본논리게이트, 카운터 jk플립플롭, d플립플롭 등을 )을 사용하여 실험했던 관련 이론들을 복합적으로 사용하여 ... 고 찰1학기 동안 디지털논리회로 수업에서 습득한 이론으로 실험수업을 하면서 사용한 관련 이론과 지식을 이용하여 제작하는 프로젝트였다. ... 논리식으로 표현하면 논리곱이라고도 한다.

  리포트 | 12페이지 | 2,000원 | 등록일 2014.09.21

  다운로드 장바구니
• 

  [컴퓨터 전공][과목 : 디지털 논리 회로 설계 및 실습][내용 : 디지털 시계]

  REPORT교과목담당 교수님제출 날짜팀원전 공학 번이 름Digital Clock작품 개요주변에서 흔히 볼 수 있는 디지털 시계는 카운터를 이용해 설계할 수 있는 대표적인 순차회로의 ... 시계 회로참고 서적최신 디지털 공학 VHDL을 이용한 FPGA 디지털 설계 ... 이와 같은 디지털시계를 설계하기 위해서 기본적으로 필요한 것이 무엇인지 살펴보자.

  리포트 | 11페이지 | 1,500원 | 등록일 2013.06.11

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 결과레포트

  논리회로실험 A반결과8장보수와 병렬 가?감산기5조이름학번실험일15.04.07제출일15.04.14전원전압 4.89V, SN74LS83실험 8.3 2의 보수를 이용한 4비트 2진 가? ... BCD 가산기다음과 같이 BCD 가산기 회로를 결선하라. ... IC의 저항 값을 측정해 보았는데 다리마다 저항 값에 차이가 있었고, 모든 IC칩이 일정한 저항값을 같지 않았기에 측정한 실험마다 모두 다른 결과 값을 갖게 되었다.- 참고문헌 -디지털

  리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 예비레포트

  디지털 컴퓨터에서 보수는 어떤 기준이 되는 큰 수 A에서 B를 뺀 나머지 수 A에 대하여 B의 보수라고 하며, 이 보수는 가산에 의한 감산 작용을 간단히 하고 논리적 처리를 쉽게 하기 ... 논리회로실험 A반예비8장보수와 병렬 가BULLET 감산기8조이름학번실험일15.04.07제출일15.04.070. ... 설계하여 동작을 확인한다.- BCD 가산기에 대하여 이해하고, 회로를 설계하여 동작을 확인한다.2.

  리포트 | 4페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 결과레포트

  논리회로실험 A반결과12장동기식 RS, JK 플립플롭5조이름학번실험일15.05.12제출일15.05.26실험에 사용된 기기 및 부품 : SN74LS74AN, 직류전원공급장치, 디지털 ... 111101실험 12.3 7476 IC를 이용한 상승모서리 JK 플립플롭 구성(1) IC 7476(Dual JK Flip-Flop)를 이용한 상승모러리 JK 플립플롭 회로의 회로도이다 ... 실험장치, 전압계실험 12.2 7476 IC를 이용한 하강모서리 플립플롭의 동작(1) IC 7476(Dual JK Flip-Flop)을 실험하기 위한 회로도 이다.

  리포트 | 2페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 8주차결과

  디지털논리회로실험실험8. Multiplier Design담당교수 : 김 영 록제 출 일 : 2013. 11. 12.(화)학 과 : 전자공학과성 명 :1. ... 회로에서는 Multiplicand에 들어온 값이 multiplier와 자리수에 맞추어 하나씩 더해지면서 shift되어 더해진다. ... 토의4-bit multiplier구성시 Shift-and-add를 사용할 경우 직관적으로 이해가 쉽고 회로구조 역시 간단하다는 장점이 있다.

  리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 7주차결과

  디지털논리회로실험실험7. Finite State Machines담당교수 : 김 영 록제 출 일 : 2013. 11. 05.(화)학 과 : 전자공학과성 명 :1. ... 아래의 회로는 위의 D Flip-flop을 이용한 회로와 동일한 기능을 수행한다.▲ 101, 110, 011 detector using JK Flip-flops (Moore type ... 이런 사실을 바탕으로 실험에 사용된 회로가 0-1-0-1을 반복하는 일종의 Clock generator기능을 수행한다고 판단하였다.

  리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

  다운로드 장바구니
• 

  [디지털논리회로] 커피자동판매기 설계

  차 설계 사양 변수 결정 ( 입력 , 출력 , 상태 ) Flip-Flop 의 결정 상태도 (State diagram) 상태표 (State table) 간소화 ( 카르노맵 이용 ) 회로 ... X X X 0 0 X 0 1 X 0 0 wx yHF 00 01 10 11 000 001 011 010 110 111 101 100 C = wH + wyF D = wyH - 12 -회로구성 ... 은 Clock 의 Positive-edge 에서 동작 상태 ( wxy ) 101 에서 입력 (HF) 10 이 들어옴 즉 , 250 원이 입력된 상태에서 100 원을 입력한 상황임 회로구성에

  리포트 | 25페이지 | 2,000원 | 등록일 2011.06.29

  다운로드 장바구니
• 

  디지털 논리회로 VHDL 코딩 과제 4bit full adder 설계

  2-to-1 MUX를 사용하여 표현할 수 있었다.따라서 S=X[Y(CIN’)+Y’(CIN)]+X’[Y(CIN)+Y’(CIN’)]으로 표현되고 총 3개의 MUX를 이용하면 간단히 회로를 ... 있다.처음에는 단순히 XOR를 AND와 OR로 구성할 수 있기에, 쉬운 문제라고 생각하였다.하지만 2개의 XOR를 AND와 OR로 바꾸려니 너무 많은 게이트가 사용되었고, 보기에도 복잡한 회로가

  리포트 | 16페이지 | 2,000원 | 등록일 2014.10.13 | 수정일 2015.12.07

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 6주차결과

  디지털논리회로실험실험6.Flip-flops and ShiftRegisters담당교수 : 김 영 록제 출 일 : 2013. 10. 29 (화)학 과 : 전자공학과성 명 :Laboratory ... 실 구현 회로는 다음과 같다. ... 모든 소자의 데이터 시트를 확인하고 이에 맞는 입력 값을 주는 것이 실험의 기본인데, 디지털 실험 KIT를 사용하여 실험을 하다 보니 이정도 하면 되겠지 하는 안일한 생각이 이번 실험

  리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 4주차결과

  디지털논리회로실험실험4. Mux, Demux, Comparator담당교수 : 김 영 록제 출 일 : 2013. 10. 08.(화)학 과 : 전자공학과성 명 :1. ... AeqB Circuit using XNOR, AND gates위 회로는 XNOR과 AND로 구성한 회로이고, Bubble shift를 통하여 XOR과 NOR을 이용한 회로로 최적화시킬 ... 이에 따라 설계한 회로는 다음과 같다.▲ 그림11. AgtB Circuit using XNOR, AND, OR gates앞서 A=B의 경우와 마찬가지로, 최적화를 시킨 회로이다.

  리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 3주차결과

  디지털논리회로실험실험3. Decoders and Encoders담당교수 : 김 영 록제 출 일 : 2013. 10. 01.(화)학 과 : 전자공학과성 명 :1. ... 논리회로이다. ... 위의 회로에서는 n-bit binary code가 사용되는데, n개의 Input에 따른2 ^{n}가지의 output을 내보낼 수 있다.

  리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 9주차결과

  디지털논리회로실험실험9. Memory elements : ROM/RAM담당교수 : 김 영 록제 출 일 : 2013. 11. 19.(화)학 과 : 전자공학과성 명 :1. ... 이렇게 회로를 구성할 경우 counter가 0000부터 1111까지 출력되는 것이 아니라 000부터 111까지 출력하는 회로가 되어 3-bit counter를 구현할 수 있다. ... 실제 7-segment에 ROM의 data를 읽어 display하는 실험을 진행하기 위해 구현한 회로는 다음과 같다.

  리포트 | 7페이지 | 2,000원 | 등록일 2014.01.02

  다운로드 장바구니