"flip-flop회로" 검색결과 341-360 / 956건

• 

  아주대 논리회로실험 실험6 결과보고서

  : 박성진 교수님분 반: 수 8.5~11.5학 번: 200820126성 명: 안효중< Chap.6 결과보고서 >[1] 실험 의의Latch와 Flip-flop 이론을 이해하고 실험을 ... 어렵지 않은 회로들의 구성이지만 처음 보는 개념이었기 때문에 다소 생소한 느낌이 들었다.실험 1은 기본적인 R-S F/F을 구성해 보는 실험이었다. ... 워낙 간단한 회로여서 시행착오 없이 결과 확인을 할 수 있었다.[3] 결과물① R-S F/F입력출력SRCQQ'001이전 Q값이전 Q값의 보수0110 (Reset)11011 (Set)

  리포트 | 7페이지 | 1,000원 | 등록일 2012.02.29

  다운로드 장바구니
• 

  A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 예비보고서>

  순차회로는 현재 상태를 기억하고 있기 때문에 메모리 소자(Latch 또는 Flip-Flop)를 가지고 있습니다.always문의 타이밍 제어가 이벤트일 경우 Sensitivity List에 ... Always 구문순차회로는 입력 뿐만 아니라 현재 상태에 따라 값이 다르게 나올 수 있는 회로입니다. ... 기본적인 형대는 If-else 형태로 C언어와 같은 방법으로 사용할 수 있습니다.

  리포트 | 4페이지 | 1,000원 | 등록일 2017.07.05

  다운로드 장바구니
• 

  실험5 결과보고서

  : 선우명훈 교수님분 반: 8조학 번: 200720219성 명: 함 영 훈실험5 Latch & Flip-Flop―――――――――――――――――――――――――1. ... R-S F/F회로의 경우 (S=1.R=1,C=1)을 인가했을 때 출력이 둘 다 모두 1이 나오는 문제점을 확인할 수 있었는데 이 문제는 다음 실험 J-K F/F을 통해서 해결되었다.3 ... T F/F는 J-K F/F과 같은 원리로 작동 되고 JK대신 입력을 T로 하여 입력이 (1,1) 또는 (0,0)이 되도록 한 회로이다.

  리포트 | 7페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  논리회로실험 결과 6

  D Flip-Flop은 실험 ②의 D 래치와 동일한 출력양상을 가지나, 클럭에 의해 동작하는 동기성 기억소자이다. ... 위 사진은 같은 J, K값에 대해 C의 값이 1에서 0으로 변할 경우, 그 값이 유지된 다는 것을 보여준다.⑤ J-K Flip-Flop (74HC76 이용)J-K 플립플롭은 J-K ... 이후, C=0으로 바꾼 뒤 출력을 확인해보면 Q와 Q’가 계속 동일한 것을 확인하여 과거의 출력이 유지된다는 사실을 확인할 수 있었다.③ D Flip-Flop (74HC574 이용)

  리포트 | 10페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2020.10.12

  다운로드 장바구니
• 

  디지털실험 9 예비 플리플롭의 기능

  Latch 회로와 flip-flop 회로를 비교 설명하시오.Latch는 입력이 들어오는데로 그냥 작동하고 flip-flop은 설정에 따라 clock이 rising edge이거나 falling ... D flip-flop은 RS flip-flop을 기본구조로하여 만들어졌다. latch와 flip-flop은 기본적인 기억소자이다. ... Edge-triggered flip flop D flip flop(5)T flip flop-T(triggering, toggling) flip flop은 하나의 입력단자에 CLK가

  리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  실험15 예비보고서 플립플롭의 기능

  Latch 회로와 flip flop 회로를 비교 설명하라.래치와 플리플롭의 차이점- 래치의 경우 enable단자의 제어신호가 1일 경우 래치의 입력의 변화에 따라 출력 값이 변하게 ... 부(negative) edge-triggered D flip flop회로를 나타내고 있는데 클럭 신호가 1에서 0으로 떨어지는 순간의 입력만이 출력에 전달된다. ... RS flip-flop은 RS latch 회로로 구성하는데, RS latch에서는 입력단자로 출력을 set, reset시키는 기능의 set, reset 단자와 Enable 단자가 추가된

  리포트 | 6페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

  다운로드 장바구니
• 

  10. Shift Register 와 Shift Counter - 복사본

  J-K flip-flop을 사용하여 ring counter회로를 구성한다. CLK에 1KHz의 clock pulse를 입력하고 오실로스코프를 사용하여 파형을 기록한다. ... 그림 10.1은 ring counter의 회로를 나타낸 것이다.②Johnson Counter : Johnson counter는 타이밍 신호를 생성하기 위한 회로의 flip-flop의 ... Counter : Ring counter는 shift register를 응용한 가장 간단한 카운터로서 임의의 시간에 counter를 구성하는 flip-flop 중 단 하나의 flip-flop만이

  리포트 | 5페이지 | 1,000원 | 등록일 2014.11.26

  다운로드 장바구니
• 

  디지털실험 - 실험 9. 플립플롭의 기능 결과

  또, D latch와 D flip-flop과의 차이점은? ... D flip-flop은 엣지트리거로서, CLK이 Rising edge일 경우에서만 D값으로 출력이 바뀐다. ... Trigger는 CLK 신호가 상승 에지나 하강 에지일 때 작동(플립플롭)한다.(2) D latch와 D flip-flop의 차이점- D latch는 레벨트리거로서, CLC가 enable

  리포트 | 11페이지 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  10. Mod-n counter - 복사본

  첫 번째 flip-flop을 제외한 모든 flip-flop의 CLK입력 단자에 clock pulse를 입력시키는 것이 아니라 바로 앞의 flip-flop의 출력을 입력으로 하는 것이다 ... 수 있다.2.관련이론①Mod-N-counter : Mod-n counter는 각 flip-flop의 출력이 다음 단의 flip-flop의 clock pulse입력으로 연결되어 출력 ... 전이가 다른 flip-flop을 trigger시켜 동작한다.

  리포트 | 6페이지 | 1,000원 | 등록일 2014.11.26

  다운로드 장바구니
• 

  FPGA를 이용한 디지털 시스템 설계(인하대) 순차회로 보고서

  실험과정 및 소스코드이번 실험에서는 Gated D Latch, D Flip-Flop, Synchronous Reset D Flip-Flop, J-K Flip-Flop, 4bit Shift ... D Flip-Flop 코딩두번째로 실험주제는 D Flip-Flop을 설계하는 것이다.플립플롭이 Latch와 구별되는 점은 클럭신호에 있다. ... 회로는 Rising-edge triggered D Flip-Flop으로 앞서 설계한 gated D latch 두개를 이용하여 구성하였다.

  리포트 | 19페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

  다운로드 장바구니
• 

  컴퓨터구조 1장 과제

  이 경우에는 (손으로 작성한 경우) 손으로 작성한 답안도 수요일 수업시간에 제출하세요.다음: 1-8, 1-9, 1-15, 1-16, 1-19, 1-20 (use JK flip-flops ... 이 회로의 논리도를 그려라B. ... ] 두 개의 JK플립플롭 A,B와 두 개의 입력 E, x를 갖는 순차 회로를 설계하라.

  리포트 | 7페이지 | 2,000원 | 등록일 2017.11.28

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험2 보고서] Latch & flip-flop design with/without reset/set

  갖는 회로를 말한다. ... 컴퓨터 공학 기초 설계 및 실험2 보고서실험제목: Latch & flip-flop design with/without reset/set제목 및 목적제목Latch & flip-flop ... D Flip-Flop을 한 줄로 늘여놓는 것을, 8-bit register를 구현 esettable D Flip-Flop_dff_rs_syncSync Set/Resettable D

  리포트 | 20페이지 | 1,500원 | 등록일 2015.04.12 | 수정일 2016.03.12

  다운로드 장바구니
• 

  VLSI Project

  Clock이 증가함에 따른 Counter의 진행 과정은 다음과 같다.JK Flip-Flop우리가 이론상으로 배운 JK Flip-Flop은 다음과 같다.위와 같은 회로는 Race Condition이라는 ... 즉 J=1, K=1이고 출력 Q=0일 때 Clock Pulse 1이 가해지면 Flip-Flop회로는 전달시간만큼 지연된 후 출력이 Q=1로 나타난다. ... 총 4Bit를 출력하는 이 회로는, 4개의 JK Flip-Flop, 4개의 Inverter, 9개의 NAND Gate를 필요로 한다.또한 설계하고자 하는 Counter는 단순히 Bit를

  리포트 | 11페이지 | 5,000원 | 등록일 2014.12.20

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 14장. 레지스터 결과레포트

  실험장치,전압계, LED 3개, 330옴 저항 3개실험 14.2 전송제어 입력이 있는 병렬레지스터(1) IC 7474(D Flip-Flop) 2개와 74157(2x1 멀티플렉서)을 ... 세 번째 상승모서리에서는 전송제어 입력이 1이므로 입력[“100”]이 출력으로 전송된다.실험 14.3 3Bit 우 방향 시프트 레지스터(1) IC 7474(D Flip-Flop)를 ... 이용한 전송제어 입력이 있는 병렬레지스터 회로의 회로도이다.

  리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.09

  다운로드 장바구니
• 

  논리회로실험 예비보고서7 Shift Register

  n-bit shift Register: n-bit shift Register라고 하면 n개의 Flip-Flop으로 구성된 Register을 말한다. ... 이 Register는 앞의 직렬-출력과 Shift Register와 다르게, 저장된 비트에 대한 모든 출력을 가지고 있어서 다른 회로에서 사용될 수 있다.? ... 74HC76PinoutTruth table실험과정 및 예상 결과Part 1. 6-bit Shift Right Register(a) 위와 같은 회로를 구성하고 클럭 신호에 따른 Shifting을

  리포트 | 6페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  디지털실험 설계3 예비 positive edge triggered master-slave D flip flip의 설계

  D flip-flop은 RS flip-flop을 기본구조로하여 만들어진다. ... D flip flip를 설계이론(2)D Latch와 D Flip-flop, gate D Latch, D Flip-flop의 구성실험 9에서 이미 경험해 보았던 D latch와 D ... flip-flop은 단일입력(D:데이터)을 갖고 있지만 출력은 두 개다.

  리포트 | 4페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  Positive edge triggered master-slave D flip flop 설계결과보고서

  master-slave D flip flop의 Digital 회로도를 구현. ... 논리 회로도 및 시뮬결과Master-slave D flip-flop이 positive edge triggered D flip-flop의 특성을 가지고 작동을 하기 때문에 여기에 reset과 ... flop의 동작 특성· flip-flop : clock 신호에 동기되어 한주기 동안 1bit 정보(state)를 저장하는 소자· Positive edge triggered : Leading-edge

  리포트 | 6페이지 | 1,000원 | 등록일 2014.06.03

  다운로드 장바구니
• 

  현대파워텍- 생산기술 자기소개서

  ~ 700자1.학업에서 과제를 수행하거나 회사에서(아르바이트/인턴 등) 근무 시 고객의 만족을 위하여 최선을 다한 경험을 구체적으로 작성하세요.논리회로 과목에서 Flip-flop을 ... Flip-flop과 gate의 종류별로 가격이 주어져 있었고 가장 적은 비용을 들여 제작하는 것이 목적이었습니다. ... SR, T, JK, D Flip-flop을 하나씩 설정하여 4가지 경우의 수의 과정을 직접 적어보고 이해하였습니다.

  자기소개서 | 3페이지 | 3,000원 | 등록일 2015.06.26

  다운로드 장바구니
• 

  메트랩을 이용한 업다운 카운터 밀리모델

  과제 수행 내용 및 결과- Mealy 모델은 1개의 입력과, 1개의 출력으로 구성되며 Flip-Flop은 JK Flip-Flop을 사용한다. ... 과제 수행방법- 메모리 소자인 플립플롭을 선정하고 이론적인 회로도를 만들어본다- JK 플립플롭을 이용하여 설계하도록 하였다- 설계 방법은 Design procedures를 사용하여 ... 과제의 정의 및 목표동기식(clock-mode) 4-비트 UP-Down Counter를 Mealy Model로 설계하고,Matlab Simulink Modeling으로 구현하여 Simulation

  리포트 | 10페이지 | 1,000원 | 등록일 2016.11.25

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험1 예비레포트] RS 및 D 래치(Latch) / JK,T 및 D 플립플롭(Filp Flop)

  플립플롭들을 대상으로 하여 동작 및 출력이 달라짐을 관찰한다.원리(배경지식)플립플롭(flip-flop)은 트리거 회로라 불리는 회로의 일종이며, 두 개의 안정 상태(stable state ... 플립플롭의 종류에는 R-S, J-K, D, T 등이 있다.JK 플립플롭(Flip Flop)RS 플립플롭에서 S단자와 R단자의 입력이 “1”임을 허용하지 않아, 이를 보완하기 위해 나온 ... /생능출판사/2010.03.05예비보고서제목 및 목적제목JK, T 및 D 플립플롭(Flip Flop)목적기억소자로서 플립플롭의 근본 개념을 이해한다.

  리포트 | 7페이지 | 1,500원 | 등록일 2015.04.12

  다운로드 장바구니