"flip-flop회로" 검색결과 141-160 / 956건

• 

  서울시립대학교 전전설2 6주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  Flip-Flop, Register, SIPO 등을 설계한다. 다양한 설계 방법 등을 실험한다.나. ... Pre-Lab Report- Title: Lab#06 Sequential Logic 1(Flip-Flop, Register, SIPO, counter)담당 교수담당 조교실 험 일학 ... Essential Backgrounds (Required theory) for this Lab조합(combinational)회로와 순차(sequential)회로의 차이점에 대하여 조사하시오.조합회로

  리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  [A+] 중앙대 아날로그 및 디지털회로 설계실습11 카운터 설계 예비보고서

  실습 목적JK Flip Flop를 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. ... 실습 준비물부품JK Flip Flop 74HC73: 4개NAND gate 74HC00: 4개NOR gate 74HC02: 2개AND gate 74HC08: 2개OR gate 74HC32 ... 이용하여 10진 비동기 카운터의 회로도를 그린다. 11-3-2의 경우와 마찬가지로 버튼 입력에 따라 카운트가 증가하도록 설계한다.11-3-4 16진 동기 카운터 회로도그림 11-1의

  리포트 | 4페이지 | 1,000원 | 등록일 2021.09.06

  다운로드 장바구니
• 

  기초전자설계및실험 예비보고서 Mod N counter

  증가 값 출력- JK Flip-Flop을 이용하여 Mod-16 Up카운터를 설계한다. ... -실험 전 예비보고서 준비할 때 JK Flip-Flop 을 이용하여 Trailing Edge의 클락마다 동작하는 Mod-16 Up 카운터 회로를 구성하고 진리표를 작성하여 카운터 동자을 ... -실험 전 예비보고서 준비할 때 JK Flip-Flop을 이용하여 Trailing Edge의 클락마다 동작하는 Mod-16 Down 카운터 회로를 구성하고 진리표를 작성하여 카운터

  리포트 | 8페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 예비보고서11

  목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. ... 실습 준비물부품JK Flip Flop 74HC734 개NAND gate 74HC004 개NOR gate 74HC022 개AND gate 74HC082 개OR gate 74HC322 ... Q2, Q4 가 1이 되면 즉 1010 상태가 되면 모두 초기화시키고 다시 0000부터 카운트한다.3.4 16진 동기 카운터 회로도그림 11-1의 8진 동기 카운터의 회로도를 참고하여

  리포트 | 6페이지 | 1,500원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  건국대학교 전기전자기초실험1 14주차 결과보고서 A+

  커패시터 1F, 10F, 직류 전원공급장치, 전선그림 (a)는 NAND 게이트(CD4001B)와 555타이머(NE555)의 내부 핀 구조를 나타내며 그림 (b)는 SR 플립플롭(Flip-flop ... 7.5kΩ, 10kΩ, 커패시터 1F, 10F, 직류 전원공급장치, 전선그림 (a)는 SN74LS76A와 555타이머(NE555)의 내부 핀 구조를 나타내며 그림 (b)는 JK 플립플롭(Flip-flop ... (a) CD4011B와 NE555 핀 구조(b) SR 플립플롭 회로도SR 플립플롭의 입력신호를 생성하기 위해 실험 14-1.의 구형파 출력회로를 참고하여 입력신호 회로를 구성하시오.

  리포트 | 11페이지 | 5,000원 | 등록일 2024.04.14 | 수정일 2024.04.22

  다운로드 장바구니
• 

  실험23_계수기 회로_예비레포트

  제목 : 계수기 회로⑴ JK flip-flop에서 입력이 J=K=1 일 때 토글 동작이 되는 이유를 설명하라.JK flip-flop(이하 FF)에 J=K=1의 신호가 입력되면 출력Ｑ가 ... 따라서 출력Ｑ은 0, 출력bar{Ｑ}은 1이다.따라서 J와 K에 모두 1이 인가되면 출력이 반전되는 toggle 동작이 일어남을 확인 할 수 있다.⑵ JK flip-flop에서 토글 ... FF의 신호전달이 toggle 동작에 의해 이루어지고 있음을 볼 수 있으며, 이러한 이유는 계수기가 JK신호를 1로 고정시킨 채 CLK로 각 JK FF을 구동하기 때문이다.⑶ JK flip-flop의

  리포트 | 2페이지 | 1,000원 | 등록일 2020.04.15

  다운로드 장바구니
• 

  시립대 전전설2 A+ 1주차 예비레포트

  다시 말해, 내부에 Flip-Flop과 같은 기억소자를 포함하여 기억 작용이 있는 논리 회로이다. 예시로는 Flip-Flop, Resistor, RAM, CPU 등이 있다.3. ... 다시 말해, 내부에 Flip-Flop과 같은 기억소자를 포함하여 기억 작용이 있는 논리 회로이다.3) TTL(Transistor-Transistor Logic) IC논리 게이트를 내장한 ... [실습 2]: Two-input XOR게이트 실습회로를 구현한다.[실습 3]: breadboard에 반가산기 실습회로를 Pull-down 방식 Button 스위치로 구현한다.

  리포트 | 16페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  인하대 vlsi 7주차 setuptime

  Set-up Time 및 Hold Time이상적인 Flip-Flop은 정확한 clk의 edge에서 입력값 D의 값을 출력값 Q로 바꾸어준다. ... 그렇지 않으면 flip-flop의 정상적인 동작을 기대 할 수 없기 때문에 매우 중요하다. 따라서 clk을 무작정 빠르게만 할 수 없다. ... 그러나 실제 회로에서는 전압은 연속적이며 비 이상적으로 변하기 때문에 이상적인 동작을 할 수 없다.

  리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09

  다운로드 장바구니
• 

  [부산대 이학전자실험] 7. 555 timer-1

  이러한 기능을 바탕으로 555timer는 직접회로에서 타이머, 펄스 생성 및 발진 애플리케이션, 시간 지연, 발진기 및 flip flop을 회로에 제공하는 요소로 작동할 수 있다.- ... Trigger 입력을{{S}} _ {{1}} 이 Open된 초기에 Pull-up 저항 R2에 의해 Trigger 입력이 “High"가 되고. flip-flop의 ”/Q"를 Inverting ... Voltage Divider 로서 5kΩ 3개로 3분할하여 활용한다.555Timer는 내부에 Not Gate의 원리와 2개의 비교기 (Comparator)와 RS flip-flop

  리포트 | 10페이지 | 1,000원 | 등록일 2024.01.05

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 8주차 - Shift Registers

  실험 이론● Shift registersShift registers는 개별적인 flip-flop들의 연결을 통해 구성되고 clock 신호의 입력에 따라 여러 FF로 구성된 register의 ... 그리고 4-digit 7-segment display의 구동원리를 이해하고 활용을 위한 회로를 설계한다.2. ... 반면에 입력을 직렬, 출력을 병렬로 하는 Serial-in, parallel-out shift register는 입력은 같지만 모든 FF의 출력값을 확인할 수 있게 되어 data를

  리포트 | 24페이지 | 1,500원 | 등록일 2024.08.17

  다운로드 장바구니
• 

  응용공학실험 센서 입력 처리 및 추종 제어 실험

  게이트 등을 이용하여 간단한 이진 논리와 진리표를 구현한다. 3) 입력장치, DAQ, 제어부, 출력장치로 구성된 실험 장치에서 PC의 Simulink를 활용해 논리 게이트와 D flip-flop ... 컴퓨터(디지털 회로)가 이진 디지털 연산 구조를 사용하므로, 이진 논리를 전개하기에 적합하다. ... 등으로 구성된 회로를 작성하여 제어 규칙을 구현한다. 1.2 실험 이론1.2.1 논리게이트논리 연산을 수행하는 물리적 장치/소자로 AND, NOT, OR 등의 논리 연산을 수행한다

  리포트 | 7페이지 | 2,000원 | 등록일 2021.07.02 | 수정일 2021.07.04

  다운로드 장바구니
• 

  [건국대학교 전기전자기초실험1 A+][2024 Ver] 15주차 - 결과레포트

  커패시터 1F, 10F, 직류 전원공급장치, 전선그림 (a)는 NAND 게이트(CD4001B)와 555타이머(NE555)의 내부 핀 구조를 나타내며 그림 (b)는 SR 플립플롭(Flip-flop ... 7.5kΩ, 10kΩ, 커패시터 1F, 10F, 직류 전원공급장치, 전선그림 (a)는 SN74LS76A와 555타이머(NE555)의 내부 핀 구조를 나타내며 그림 (b)는 JK 플립플롭(Flip-flop ... (a) CD4011B와 NE555 핀 구조(b) SR 플립플롭 회로도SR 플립플롭의 입력신호를 생성하기 위해 실험 15-1.의 구형파 출력회로를 참고하여 입력신호 회로를 구성하시오.

  리포트 | 12페이지 | 5,000원 | 등록일 2024.08.10 | 수정일 2024.08.16

  다운로드 장바구니
• 

  부산대 어드벤처디자인 예비보고서 10주차 A+보고서 1등보고서

  실험 목적Flip-Flop을 Gate로 구성하며 Flip-flop의 동작 원리를 이해하고 이를 응용하여 Shift Register를 구성하고 동작을 이해한다.2. ... [그림 4] T 플립플롭2-2. K-맵을 이용하여 그림 10.7(a) ~ 그림 10.7(d)에 나타낸 논리회로와 여기표로부터 특성방정식을 유도하라. ... 출력되는 회로이다.

  리포트 | 5페이지 | 1,500원 | 등록일 2022.03.24

  다운로드 장바구니
• 

  [아주대학교 A+] 논리회로 기말고사 족보

  Flip-flop의 propagation delay는 최대 3ns이고, 두 OR gates의 propagation delay는 최대 2ns로 동일하다. ... 논리회로 기말고사 (2017년 1학기)? 풀이 과정을 명확하게 기술하지 않은 경우에 0점 처리함.1. ... 단 decoder의 truth table을 작성하고 decoder의 내부 회로는 그리지 마시오. [10점]3.

  시험자료 | 1페이지 | 2,000원 | 등록일 2023.07.04 | 수정일 2024.01.24

  다운로드 장바구니
• 

  디지털 논리회로 실험 10주차 Counter 결과보고서

  edge triggered D Flip-flop)을 사용함으로 Q의 값이 아닌bar{Q}를 CLK에 입력함으로써 회로를 결선한다. ... 실제 실험에서는 7474 칩(positive edge triggered D Flip-flop)을 사용함으로 Q의 값이 아닌bar{Q}를 CLK에 입력함으로써 회로를 결선한다. ... 응용실험(1)을 이어서 진행하시오.사진 1 [그림 1]의 회로의 D Flip-flop의 CLK은 negative edge triggered라 앞에 bar가 붙어 Q의 값이 뒤집혀 들어오는데

  리포트 | 8페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  아주대학교 일반전자공학실험 Digital Dice A+결과보고서

  따라서 7474칩셋을 두 개만 사용해도 D flip-flop 3개를 표현할 수 있다.D flip-flop은 각각이 정보처리를 시간에 따라 달리 해준다. ... 그런데 설계도에는 component(D flip-flop)가 3개가 그려져 있어 혼란스러웠다. 알고보니 7474 칩셋은 한 칩셋 당 D flip-flop이 두 개가 들어 있다. ... 클락을 D flip-flop에 넣어주면 패턴에 맞는 신호들을 낼 수 있게 해준다.

  리포트 | 22페이지 | 2,000원 | 등록일 2022.05.14

  다운로드 장바구니
• 

  (A+) 이학전자실험 555 timer(1) 실험보고서

  연결된 Comparator는 1/3 VCC와 Trigger Voltage를 비교하여 Flip-Flop으로 보낸다. ... Threshold에 연결된 Comparator는 1/3 VCC+Control Voltage와 Threshold Voltage를 비교하여 Flip-Flop으로 보내고, Trigger에 ... 즉, Trigger Comparator는 Triggering되지 않는다면 항상 1/3 VCC를 Flip-Flop으로 출항과 캐패시터에 의해 결정되며, 이는 약 1.1*R1*C1이다.

  리포트 | 9페이지 | 2,000원 | 등록일 2020.06.22 | 수정일 2021.07.23

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 6.Sequential-1 - 예비+결과+성적인증 (서울시립대)

  Design various sequential logic circuits including Flip-Flop, Register, SIPO, and counter in Verilog2 ... 주어지는 입력의 개수가 확실하지 않은 회로를 디자인할 때 사용된다. ... 예를 들어, 임의의 이진수열에서 짝수 번째 0과 연속되지 않은 첫 1에서만 1을 출력하는 회로를 만든다고 가정해보자.

  리포트 | 22페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.14

  다운로드 장바구니
• 

  정실, 정보통신기초설계실습2 10주차 결과보고서 인하대

  표 \* ARABIC 1 : D 플립플롭표1은 D flip flop의 기본적인 동작특성이다. ... 1 : D 플립플롭 회로그림 SEQ 그림 \* ARABIC 2 : 2분주, 4분주 플립플롭 회로D flip flop입력신호출력신호클럭데이터QCKD↑00↑11↓0변화x↓1변화x표 SEQ ... 중간고사와 지난실험에서도 오실로스코프 파형에 노이즈가 자꾸 생겨서 문제가 있었는데, 프로브의 접촉단을 가장 먼저 확인해 봐야 할 것이다.2019-2학기 정보통신기초설계실습페이지 PAGE2

  리포트 | 4페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  디지털 논리회로 실험 7주차 JK-FlipFlop 예비보고서

  실험 목적S-R Latch와 J-K Flip-flop의 동작 원리를 살펴본다.2. ... (강제 RESET)5) J-K Flip-flop 7476, 3-INPUT NAND 7410의 datasheet를 확인하시오.4. ... 실험 기기 및 부품J-K Flip-flop 7476, 3-INPUT NAND 7410, NOT 게이트 7404, NAND 게이트 7400,NOR 게이트 74025.

  리포트 | 10페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니