"flip-flop회로" 검색결과 101-120 / 956건

• 

  카운터의 응용으로 디지털시계의 회로도를 완성해가는 과정을 설명하시오. 4가지 기본형 레지스터의 분류에속하는 IC들을 정리하시오.

  수 개의 flip-flop의 직렬로 구성된 레지스터에서 최종 flip-flop의 출력을 처음 flip-flop의 입력에 피드백시킴으로써 상태가 순환적으로 변하는 회로를 얻을 수 있는 ... 카운터(counter) 플립-플롭(flip-flop)의 큰 응용으로서 입력되는 펄스의 수를 세는 counter(계수기)가 있는데 이는 모든 디지털 계측기기와 디지털 시스템에 필수적이라 ... 모든 IC 카운터는 4개의 flip-flop과 다수의 게이트로 구성된 MSI로 10진 카운터, 16진 카운터가 대표적이나 동기/비동기, 업/다운, 단일 모드/ 프리세트가능 모드 등

  리포트 | 6페이지 | 3,000원 | 등록일 2021.06.02

  다운로드 장바구니
• 

  [A+] 디지털공학실험 JK 플립 플롭

  /blog--news/74ls76-dual-j-k-flip-flop" http://www.usbekits.com/blog--news/74ls76-dual-j-k-flip-flop)단안정 ... (출처 : https://www.researchgate.net/figure/D-flip-flop-using-NAND-gates_fig2_274700783)SR 플립플롭: SR 플립플롭은 ... (S,R =1 , Q = undefined)(출처 : https://vlsiverify.com/verilog/verilog-codes/sr-flip-flop)JK 플립플롭: JK 플립플롭은

  리포트 | 7페이지 | 2,000원 | 등록일 2023.11.08

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_7주차 예비보고서_A+

  이것을 보완한 것이 J-K Flip-flop이다. ... S-R Latch는 EN에 1이 입력될 때만 출력값이 변할 수 있다. 반면에 J-K Flip-flop은 CLK가 있다. ... J-K Flip-flop의 입력이 1, 1일 땐 toggle이 실행된다. toggle이란 이전 결과값을 반전해서 출력하는 것이다.

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  인하대 vlsi 6주차 플리플롭

  이번 주차에서는 flip-flop을 layout하게된다. 이 flip-flop은 2개의 latch로 만들 수 있다. 두 장치 모두 clk을 입력받는 다는 공통점이 있다. ... 출력에 전달하고, 다음 edge까지 유지한다는 차이점이 있다.위의 사진처럼, 위의 Q값이 Flip-flop의 결과값이고 아래의 Q값이 latch의 결과값으로 나온다. flip-flop은 ... 차이점은 latch는 clk의 신호가 1일 때 지속적으로 입력의 값을 출력으로 전달하고, flip-flop은 clk의 edge일 때, 즉 clk의 신호가 바뀌는 순간의 입력값을 읽어

  리포트 | 10페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2020.07.15

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험1(전전설1) (11) 디자인 프로젝트

  Clock Frequency Divider Using D-Flip/Flop(1)[사진 4]과 D-flip/flop(7474)의 data sheet를 참고하여 회로를 설계한다.(2)설계한 ... [사진 4] Divider by 4 using D-flip/flop(7474)JK-flip/flop(7493)의 경우, 이것을 binary counter로 사용하려면, RO(1)과 ... Clock Frequency Divider Using D-Flip/Flop[사진 4]의 회로에서 reference clock으로 555 timer의 output를 전달하면 두 번째

  리포트 | 16페이지 | 3,000원 | 등록일 2019.10.04 | 수정일 2021.04.29

  다운로드 장바구니
• 

  [중앙대 아날로그및디지털회로설계실습] 설계실습8 (래치와 플립플롭) 결과보고서

  서론RS latch와 RS flip-flop 회로를 구성하여 동작해봄으로써 동작조건과 입력에 따른 출력을 확인했다.2. ... gate와 INVERTER를 이용해 구성한 RS flip-flop 회로는 다음과 같다.CLK, S, R 값에 따른 출력 Q, Q’값을 DMM을 이용해 측정하였고, 이 결과를 바탕으로 ... CLK 신호가 0->1로 바뀌는 순간에 입력이 출력에 반영되므로 Positive edge-triggered flip-flop임을 알 수 있다.진리표에서 확인할 수 있듯이 CLK 신호가

  리포트 | 4페이지 | 1,000원 | 등록일 2020.08.11 | 수정일 2021.04.24

  다운로드 장바구니
• 

  동기식,비동기식 카운터 예비레포트

  따라서 카운터의 모든 단계의 flip-flop이 동시에 클럭 되지 않고 다양한 flip-flop들이 클럭되는 것이 마치 파문이 전달되는 듯한 리플 현상처럼 보인다. ... 실험 장비-Two 74LS76A dual J-K flip-flops-7408 quad AND gate4. ... 상태 표의 장점은 각각의 flip-flop이 어느 한 상태에서 다음 상태로 넘어가는 변화가 분명하게 제시된다는 것이다. 그 다음은 각 단계에서 상태의 변화를 살펴보는 것이다.

  리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  포항공대전자전기공학과대학원자소서작성방법, postech전자전기공학대학원면접시험, 포항공대전자전기공학과지원동기견본, postech전자전기공학과학습계획서, 포항공대전자전기공학과대학원입학시험, 포항공대전자전기공학과대학원논술시험, 포항공대전자전기공학과대학원자소서, 포항공대전자전기공학과연구계획서, 포항공대전자전기공학과대학원기출

  플립플롭(flip-flop)의 동작 원리를 설명하세요. 18. 반도체 메모리 셀의 구조와 동작 원리를 설명하세요. 19. 아날로그 회로와 디지털 회로의 차이를 설명하세요. 20. ... Czochralski 공정과 Float-zone 공정의 차이점은 무엇입니까?15. 반도체 제조에서 이온 주입 공정의 역할은 무엇입니까?### 회로 설계16. ... 전력 소모를 줄이기 위한 CMOS 회로 설계 기법을 설명하세요.### 나노기술21. 나노기술이 반도체 산업에 미치는 영향을 설명하세요. 22.

  자기소개서 | 281페이지 | 12,900원 | 등록일 2024.06.15

  다운로드 장바구니
• 

  4주차-실험15 예비 - 플립플롭의 기능

  (2) SN7474,(3) SN7476(4) Power supply, Oscilloscope예비과제(1) Latch 회로와 flip flop 회로를 비교 설명하라.⇒ Latch와 flip ... 일반적으로 pulse 지속시간에서 작동하는 flip flop을 latch라하고, pulse transition에서 작동하는 flip flop을 register라 고 합니다. ... Flip flop은 Clock신호가 인가된 순간에 입력된 신호로 반영된 출력이 다음 Clock신호가 나타날 때까지 그 상태를 유지합니다.(2) RS flip flop을 JK, D,

  리포트 | 7페이지 | 1,500원 | 등록일 2020.10.02

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 11차예비보고서-카운터 설계

  또한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그린다.: 회로를 그림 14-2 와 같이 구성한 뒤, JK Flip Flop 의 동작 방식을 따르도록 reset 단에 High ... 실험 목적JK Flip Flop 을 이용한 동기식, 비동기식 카운터를 설계해보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. ... 준비물 저항 (330Ω, 1/2W, 5%) : 4 개 JK Flip Flop (74HC73) : 4 개 NAND gate(74HC00) : 4 개 NOR gate(74HC02

  리포트 | 5페이지 | 1,000원 | 등록일 2021.10.06

  다운로드 장바구니
• 

  중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 카운터설계(counter) 예비

  첫 FLIP-FLOP의 J, K입력에는 HIGH가 들어가고, 2, 3, 4번 째 FLIP-FLOP의 J, K입력에는 앞의 FLIP-FLOP의 출력에 따른 입력이 들어간다. ... JK FLIP-FLOP의 출력으로bar{Q}도 나오기 때문에 NOT게이트를 이용하지 않아도 된다. ... (동기 카운터의 경우, Function generator를 사용할 예정이므로 버튼 스위치는 필요 없음)동기 카운터는 비동기랑은 다르게 클럭 신호가 모든 FLIP-FLOP의 클럭 입력으로

  리포트 | 5페이지 | 1,500원 | 등록일 2020.12.23

  다운로드 장바구니
• 

  부산대학교 응용전기전자실험1 4장 예비보고서

  가장 왼쪽 jk flip flop 하나가 2진 카운터, 오른쪽 세 개의 flip flop이 5진 카운터 이다.이때 2진 카운터의 출력을 5진 카운터의 clock에 입력하면 결과적으로 ... -A/D 변환기아날로그 신호를 디지털 신호로 변환시키는 소자이다. ... -입력이 모두 0인 경우- 모든 저항에 흐르는 전류가 없으므로 Vout = 05. 7490 카운터 소자에 대해서 조사하고 동작원리를 간단히 설명하시오.카운터는 수를 세는 데 사용되는

  리포트 | 11페이지 | 1,500원 | 등록일 2022.11.13

  다운로드 장바구니
• 

  [부산대 이학전자 A+] 555 timer 1

  이러한 기능을 바탕으로 555timer는 직접회로에서 타이머, 펄스 생성 및 발진 애플리케이션, 시간 지연, 발진기 및 flip flop을 회로에 제공하는 요소로 작동할 수 있다.2 ... Trigger 입력을 S_1이 Open된 초기에 Pull-up 저항 R2에 의해 Trigger 입력이 “High"가 되고. flip-flop의 ”/Q"를 Inverting buffer를 ... ) 입력단에는 1/3 V_CC의 기준전압이 인가된다.Trigger 입력을 S1이 Open된 초기에 Pull-up 저항 R2에 의해 Trigger 입력이 “High"가 되고. flip-flop의

  리포트 | 15페이지 | 2,000원 | 등록일 2021.03.03 | 수정일 2021.03.13

  다운로드 장바구니
• 

  실험(1)디지털 논리회로 프로젝트 Door-Lock 설계

  F가 출력되게 된다.(4) D Flip Flop의 동작결과 부분 D Flip Flop의 출력 결과 부분 D Flip Flop은 두 가지로 나누어진다. ... 성공부분 출력을 담당하는 Flip Flop과 실패부분을 담당하는 Flip Flop으로 나누어진다. ... 따라서 Y3의 출력으로 실패부분의 D Flip Flop의 D입력에 'HIGH'가 들어가고 Y4의 출력이 실패 부분의 D Flip Flop의 Preset에 연결하였다.

  리포트 | 14페이지 | 5,000원 | 등록일 2020.01.03 | 수정일 2020.10.07

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 6번 실험 Latch & Flip_Flop 예비보고서

  Latch & Flip-Flop1. 회로 결선도※ 이때, 다이오드 출력에는 저항이 연결되어 있음을 가정한다.2. ... Flip-Flop (S-R 플립플롭) & 엣지 트리거 방식S-R 플립플롭 상태도회로도S-R 플립플롭 진리표S-R 플립플롭은 앞선 S-R 래치와 달리 클록펄스에 동기해서 작동한다. ... 이는 모든 플립플롭 공통이다.D Flip-Flop (D 플립플롭)DCPQ(t)010111X0Q(t-1)D 플립플롭 논리기호회로도D 플립플롭 진리표D 플립플롭은 S-R 플립플롭을 변형한

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  A+ 중앙대 아날로그및디지털회로설계실습(결과)11. 카운터 설계

  (C) VCC로부터 버튼 스위치를 연결하고 chattering 방지 회로를 추가하여 첫 번째 Flip Flop의CLK 단자에 연결한다. ... 서론JK Flip Flop을 사용하여 비동기식 카운터 및 동기식 카운터를 만들 수 있다. ... 거치지 않고) 첫 번째 Flip Flop의CLK 단자에 연결한 후 앞의 과정을 반복하고 (D)의 결과와 다른 것이 무엇인지 확인하여결과를 제출한다.채터링 방지 회로가 없는 회로이다

  리포트 | 5페이지 | 1,000원 (10%↓) 900원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  JK flip flops 실험보고서

  실험 4 : JK flip-flops1. JK FF1.1. NOR gate(7402)로 RS latch를 그림 1과 같이 회로를 완성한다. ... 또한 제대로 flip-flop의 결과가 나타남을 확인할 수 있었다. ... JK FF의 진리표 (2)multisim_JK flip-flops_IC 7476 gate2.2.

  리포트 | 5페이지 | 1,000원 | 등록일 2021.04.06

  다운로드 장바구니
• 

  11. 카운터 설계 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  (C) VCC로부터 버튼 스위치를 연결하고 chattering 방지 회로를 추가하여 첫 번째 Flip Flop의 CLK 단자에 연결한다. ... (E) 이번에는 버튼 스위치 출력을 (chattering 방지 회로를 거치지 않고) 첫 번째 Flip Flop의 CLK 단자에 연결한 후 앞의 과정을 반복하고 (D)의 결과와 다른 ... 설계실습 방법11-4-1 비동기 8진 카운터 설계(A) 그림 11-1과 같이 회로를 결선한다.

  리포트 | 6페이지 | 1,000원 | 등록일 2022.10.24

  다운로드 장바구니
• 

  (중앙대)마이크로프로세서 응용회로설계실습 LED 결과보고서

  D flip-flop가 연결되어있고 Anode 단자 쪽에는 저항을 거쳐 3V가 인가되어있다. ... 이는 Common Anode 방식으로 diode가 on 되려면, Cathode 단자가 Anode 단자보다 cut-off voltage 보다 큰 전압이 인가되어야하므로 D flip-flop의 ... 교재 ‘그림 25’ 회로도를 참고하여 LED를 ON시키기 위해서 Register에 0을 넣어야하는 이유를 간단히 설명하시오.그림 25의 LED의 연결 방향을 보면 Cathode 단자에

  리포트 | 2페이지 | 1,000원 | 등록일 2021.08.13

  다운로드 장바구니
• 

  아날로그 및 디지털 회로 설계실습 결과보고서11

  (C) VCC로부터 버튼 스위치를 연결하고 chattering방지 회로를 추가하여 첫 번째 Flip Flop의 CLK 단자에 연결한다. ... 11-4. 설계 실습 방법11-4-1 비동기 8진 카운터 설계(A) 그림 11-1 과같이 회로를 결선한다.

  리포트 | 6페이지 | 1,000원 | 등록일 2024.07.05

  다운로드 장바구니