"JK-Flipflop" 검색결과 21-40 / 49건

• 

  verilog 6주차 seq counter FSM 보고서

  D, SR, JK, T 등 여러 종류의 FF가 있다. ... 쉽게 말해 n bit 카운터일 경우 0부터 2^n-1까지 순차적으로 나타내어지는 원순열이라고 생각하면 된다.Moore Machine출력이 현재 상태에만 dependant 한 디지털 ... #25 D=1;#30 D=0;#35 D=1;#40 D=0;#20 D=1;#15 D=0;endendmoduleD Flip Flop`timescale 1ns / 1psmodule D_FlipFlop

  리포트 | 25페이지 | 1,000원 | 등록일 2018.12.27

  다운로드 장바구니
• 

  7-SEGMENT 디스플레이 term project

  ..PAGE:1Term Project7-SEGMENT 디스플레이555타이머를 이용해서 클럭펄스를 주고 JK-Flipflop을 이용해서 UP/DOWN counter를 만들어서7-Segment에 ... 과정에서 JK-Flipflop Reset단자에동작전에 Reset을 한번 하지 않으면 시뮬레이션이 제대로 되지 않아 동작확인을 할 수없었습니다. ... 설계했습니다.따라서 11~15까지 Don’t Care로 처리한 결과가 나오게 됐습니다...PAGE:13전체 회로도..PAGE:14결과 (앞면)..PAGE:15결과 (뒷면)..PAGE:16결론JK

  리포트 | 16페이지 | 1,000원 | 등록일 2011.04.26

  다운로드 장바구니
• 

  플립플롭의 기능 예비보고서

  출력 변화 없음)- JK=SR=01일 경우 리셋 기능을 수행하여 출력 Q=0- JK=SR=10일 경우 세트 기능이 수행되어 출력 Q=1이 됨)을 수행- JK=11일 경우에는 클럭의 ... )< 상승 모서리 트리거 방식 T 플립플롭 >T 플립플롭 : JK 플립플롭을 이용하여 만듬동작 - 입력 T=0일 경우 JK=00이 되어 출력 Q는 변하지 않음- 입력 T=1일 경우 ... E=0일 때에는 출력 Q 값이 변하지 않음- E=1일 때에는 입력 D 값이 출력 Q 값으로 그대로 전달-> E=1일 때 D=0이면 Q=0이 되고, D=1이면 Q=1< D flipflop

  리포트 | 11페이지 | 1,000원 | 등록일 2014.06.03

  다운로드 장바구니
• 

  결과 Latch & Flip-Flop

  )0110 : Reset1011 : Set111Q(t-1)’ : Togglexx0Q(t-1)[ truth table ]: JK-FlipFlop 회로를 구성한뒤 J, K 값에 입력을 ... 그 차이를 바탕으로 Latch와 FlipFlop 모두 R-S, JK, D, T 등의 종류를 가지며 그에 따른 특성을 보인다.첫 번째로 R-S Latch회로의 실험이지만 건너뛰고 D ... J-K Flip-Flop(IC 이용)Setting: 전압공급기를 사용하여V _{cc}=5V 인가JK1. J-K Flip-Flop 회로를 구성하였다(빨간색 영역)2.

  리포트 | 8페이지 | 2,000원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  전자회로실험 - Digital Stop Watch2

  그리고 JK-Flipflop의 clk에는 버튼을 GND와 함께 연결하고 JK-Flipflop의 토글기능을 쓰기위해 J,K에 Vcc를 연결하면 시작/정지 버튼을 누를때마다 low신호를 ... 주므로서 JK-Flipflop은 1과 0을 반복해서 출력하며 이때 1이나가면 버튼 ON역활을하며 0이나가면 And게이트의 특성 때문에 무조건 0이출력되기 때문에 버튼 OFF역활을 ... J-L FlipFlop과 And게이트를 이용해서 시작/정지버튼을 만들어보자? D-FlipFlop을 이용해서 현재값을 저장하고 FND로 출력해보자.?

  리포트 | 9페이지 | 2,000원 | 등록일 2013.05.16

  다운로드 장바구니
• 

  할리 갈리 회로설계

  =YSR-FF을 이용한 회로카노맵에서 구한 FF에 입력되는 논리식을 통해 회로를 표현하였다.JK-FLIPFLOP을 이용한 회로Flipflop을 이용한 회로설계-(4)JK-FF을 이용한 ... +XY'A'B'+XYAT-FF 을 이용한 회로카노맵에서 구한 FF에 입력되는 논리식을 통해 회로를 표현하였다.SR-FLIPFLOP을 이용한 회로Flipflop을 이용한 회로설계-(3 ... =X'Y'C'+XY'(B'+A)+XY(B+A')D-FF을 이용한 회로카노맵에서 구한 FF에 입력되는 논리식을 통해 회로를 표현하였다.T-FLIPFLOP을 이용한 회로Flipflop을

  리포트 | 47페이지 | 2,000원 | 등록일 2012.10.17

  다운로드 장바구니
• 

  순차회로 해석과 설계(결과)

  and clear⑩74LS76A:Dial JK flipflops with preset and clear⑪ 74LS75 : 4-Bit D Latch4. ... , 74LS76A(Dial JK flipflops with preset and clear) 을 이용하여 그림 5의 순차회로를 결선하여 실험 하였다. ... 74LS86 : Quad 2 - input XOR Gate⑨ 74LS74 : Dual D-type positive edge triggered flipflops with preset

  리포트 | 5페이지 | 1,000원 | 등록일 2012.07.03

  다운로드 장바구니
• 

  [컴퓨터 구조 Project] 신호등(Traffic light timing controller)

  state diagram 00 (S0) X = 0 X = 0 X = 1 X = 1 X = 1 X = 0 01 (S1) 10 (S2) 11▷ state transition table ▶ JK ... flipflop excitation table Q Q† input J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X o▷ state transition table Present ... --- table --- k-map --- circuit Timing Circuit --- circuit : state 0, 1, 2 Full Circuit⊙ Physical system

  리포트 | 20페이지 | 2,000원 | 등록일 2014.08.17 | 수정일 2016.06.13

  다운로드 장바구니
• 

  카운터회로 (결과)

  and clear⑩74LS76A:Dial JK flipflops with preset and clear⑪ 74LS75 : 4-Bit D Latch5. ... 74LS86 : Quad 2 - input XOR Gate⑨ 74LS74 : Dual D-type positive edge triggered flipflops with preset ... Gate⑤ 74LS32 : Quad 2 - input OR Gate⑥74LS10:Quad 3 - input NANDGate⑦ 74LS11 : Quad 3 - input AND Gate⑧

  리포트 | 4페이지 | 1,000원 | 등록일 2012.07.03

  다운로드 장바구니
• 

  플립플롭(결과)

  and clear⑩74LS76A:Dial JK flipflops with preset and clear⑪ 74LS75 : 4-Bit D Latch4. ... 74LS86 : Quad 2 - input XOR Gate⑨ 74LS74 : Dual D-type positive edge triggered flipflops with preset ... 00으로 설정한 후 E 값을 0→1→0으로 변화시키면서 출력을 관찰하고 다시 SR 값을 01로 설정한 후 E 값을 0→1→0으로 변화시키면서 출력을 관찰하여 표에 기록하였습니다.JK

  리포트 | 4페이지 | 1,000원 | 등록일 2012.07.03

  다운로드 장바구니
• 

  (전실결과)Digital Circuit 2(엔코더측정회로)를 통한 모터제어

  D-flipflop, not, or gate 들을 이용하여 4체배 회로를 구성하였다. ... D-flipflop가 두개 들어있는 74LS74를 사용하여 A상과 B상, not A상과 not B상이 Dflipflop에 들어가 최종 OR gate를 통과하는 구조로 되어있다. ... 또한 74HC190을 통해 카운트 뿐만 아니라 Reset를 구성하였고, jk flip-flop를 통해 엔코더 회로의 enable 여부도 구성하였다.

  리포트 | 8페이지 | 6,000원 | 등록일 2012.03.21 | 수정일 2015.09.04

  다운로드 장바구니
• 

  [논리회로] 플립플롭(Flip-Flop)

  이론- 플립플롭(flipflop)플립플롭은 출력으로 1과 0의 두 가지 값을 갖는다. ... 그림 9-6은 JK 플립플롭을 사용하여 구성한 주종 플립플롭을 보여 준다.{그림 9-6. ... S-R 플립플롭(a) NOR를 사용한 구현 (b) 진리표- JK 플립플롭JK 플립플롭은 RS 플립플롭을 개량하여 S와 R이 동시에 입력되더라도 현재 상태의 반대인 출력으로 바뀌어 안정된

  리포트 | 6페이지 | 1,000원 | 등록일 2002.11.24

  다운로드 장바구니
• 

  디지털 회로실험 예비 레포트 플립플롭에 대한 이론적인 레포트 입니다.

  것이 가장 큰 특징.- 종류에는 Asynchronous RS FlipFlop(이하 F/F), Synchronous RS F/F, D F/F, JK F/F, T F/F 4가지가 있다.1 ... 실험목적1) RS, JK, D, T FlipFlop에 대해 이론적인 뜻을 이해한다.2) 플립플롭에 대한 동작 특성을 이해하고 기본 회로구성을 이해한다.3) 실습에 앞서 쿼터스를 통해 ... (이런 단점을 보완한 것이 JK플립플롭이다.)

  리포트 | 4페이지 | 1,000원 | 등록일 2010.04.17

  다운로드 장바구니
• 

  디지털회로 카운터 설계 레포트

  J-K F/F 특성 천이표 (a)S → S+1JK0 → 00X0 → 11X1 → 0X11 → 1X0 J-K FlipFlop4. ... J-K F/F 특성 천이표 (b)S → S+1JK0 → 00X0 → 11X1 → 0X11 → 1X0 J-K FlipFlop4. ... 디지털회로설계레포트11010 감지시의 LED출력 (J-K F/F이용)1. 상태도2.

  리포트 | 14페이지 | 4,000원 | 등록일 2010.07.08

  다운로드 장바구니
• 

  전기전자 기초실험(영문)

  For designing this, we need the JK-Flipflop and Counter because they can increase a bit. ... -Reference(? ... -5홍성현①Research on the below factors, as they are needed for the project- 1 MHz crystal oscillator in

  리포트 | 3페이지 | 1,500원 | 등록일 2012.11.27

  다운로드 장바구니
• 

  [디지털논리회로] 커피자동판매기 설계

  개수는 3 개 가 필요하다 Flip-Flop 의 형태 결정 이번 설계에서는 JK Flip-Flop 을 사용 JK Flip-Flop 은 RS Flip-Flop 에서 S=R=1 입력을 ... 허용하지 않은 점을 보완함 - 5 - 입력 Q(t+1) J K 0 0 Q(t) 0 1 0 1 0 1 1 1 Q’(t) △ JK Flip-Flop 의 회로도와 진리표 및 여기표 Q( ... 8 - ▷ 표 2. 100(4) ~ 111(7)간소화 – FlipFlop (1) 0 0 X 0 0 X 0 0 0 0 X 1 1 X 1 0 X X X X X X X X X X X X

  리포트 | 25페이지 | 2,000원 | 등록일 2011.06.29

  다운로드 장바구니
• 

  실험 5. 래치와 플립플롭 예비보고서

  이를 해결하기 위해 Master -slave 개념을 쓰게 된다.< Clocked Master-Slave JK Flip-Flop >CP가 0→1 이면 master-slave flip-flop ... 동작R, S에 따라서 Y, Y'가 결정된다.■ CP가 1→0이면 slave flipflop 동작Y, Y'에 따라서 Q, Q'가 결정된다.■ CP의 negative edge에서 출력 ... master와 slave를 동작 시키도록 연결되어 있으며 master에는 clock이 직접인가 되고, slave에는 반전된 clock이 인가된다.■ CP가 0→1이면 master flipflop

  리포트 | 5페이지 | 1,000원 | 등록일 2011.01.11

  다운로드 장바구니
• 

  예비보고서-Exp 2. Sequential Logic Circuit Design.hwp

  여기서 는 JK F/F을 사용하는 것이 적절하다.3. ... Assignment (Pre-report)(A) Find a state diagram and state table of the problem.< mealy machine >⑴state ... 0001101100000110XX000000X01001101XX000010X10001010XX001011X11111111XX000000XX1X2Q1Q2000111100000X10101X01111X11001X1OUTPUT관련 LOGIC은 똑같다.T FLIP FLOP 자체만 보면 그리 복잡하지 않고 할만하다는 것을 알 수 있으나 T FLIPFLOP이

  리포트 | 7페이지 | 2,000원 | 등록일 2010.10.11

  다운로드 장바구니
• 

  순서회로

  설계배경 및 목표1) D - FlipFlop 하나의 입력 단자가 있고 클록 펄스가 인가되었을 때 입력 신호가 1이면 1로, 0이면 0으로 자리잡는 플립플롭. ... D-플립플롭 : Q+ = D JK-플립플롭 : Q+ = JQ' + K'Q T-플립플롭 : Q+ = TQ' + T'Q SR-플립플롭 : Q+ = S + R'Q 두 번째로, 상태와 입력 ... 앞에서 언급했듯이, 차기상태 맵을 토대로 각각의 JK, T, SR 플립플롭 입력맵들을 찾아내고 그 맵에서 플립플롭 입력식들을 유도할 수 있으며, 이 입력식을 바탕으로 회로도를 구현하였다

  리포트 | 25페이지 | 1,000원 | 등록일 2012.10.15

  다운로드 장바구니
• 

  max plus II 를 이용한 4비트 Synchronous Up-Down counter 설계

  ** 4Bits Synchronous Up-Down counter 설계# JK FlipFlop(( Graphic Editor))((Waveform Editor ))# D FlipFlop ... (( Graphic Editor))((Waveform Editor ))느낀점d ff으로 up-down 카운터를 구현하는데 있어서, sel 신호를 0으로 주면 upcounter로 잘

  리포트 | 3페이지 | 1,000원 | 등록일 2007.10.07

  다운로드 장바구니