"pspice 반가산기" 검색결과 21-40 / 51건

• 

  op-amp응용 (예비 레포트)

  또한 연산 증폭기를 이용하여 가산 증폭기(아날로그 전압 덧셈기)를 만들어본다. 이를 통해 연산 증폭기의 특성이 응용 히로에 미치는 영향을 파악한다.3. ... 반전회로, 비반전회로 증폭기에서 입력 임피던스는 부귀환의 영향으로 서로 다른 값을 가짐을 유념해야 한다.3) 출력 오차 전압을 반전 증폭기와 비교하기입력오프셋전압, 입력오프셋전류 및 ... 반전 증폭기1)동작원리그림 3 Pspice로 그린 반전 증폭기 회로반전 증폭기가 인기 있는 이유 중의 하나는 전압이득, 대역폭 및 입력 임피던스를 필요에 따라 조절할 수 있다는 점이다.반전

  리포트 | 11페이지 | 1,000원 | 등록일 2018.12.15

  다운로드 장바구니
• 

  아주대 전자회로실험 예비1 부궤환 회로[학점A+]

  연산증폭기를 사용한 가산기- 연산증폭기를 잘 이용하면 가산기, 감산기, 적분, 미분을 할 수 있는 회로를 만들 수 있다.아래 그림은 연산증폭기를 사용한 가산기로, 출력 전압은V _{ ... 연산 증폭기- 연산 증폭기란 negative feedback의 방법에 따라서 가산기, 감산기, 적분, 미분 등의 연산 기능을 갖게 할 수 있는 고이득의 직류 증폭기라고 한다.- 오른쪽 ... PSPICE 시뮬레이션 분석- 저항R _{R} 값을 변화시키면서 나온 출력 전압과 입력 전압의 값들로 전압 이득을 구해봤더니, 반전 증폭기의 전압 이득 공식A _{v} =- {R _

  리포트 | 6페이지 | 1,000원 | 등록일 2015.12.30

  다운로드 장바구니
• 

  실험05 OP AMP 회로 실험(예비)

  이 때의 각 저항 값과 V1 , V2의 극성을 결정하고 기록하라.5 PSpice 시뮬레이션[반전 가산기 실험 회로][반전 가산기 시뮬레이션 결과]- V1값과 V2값이 더해진 후 반전되어 ... 예비보고사항① 반전증픅기와 비반전 증폭기의 차이점을 설명하고 각각 전압이득, 입력임피던스, 출력임피던스를 구하라[반전증폭기][비반전 증폭기]- 반전증폭기부궤환을 걸기 위해 출력이 반전 ... 기초이론- OP Amp 가산기[OP Amp를 이용한 가산기]그림 5는 OP Amp를 이용한 가산기를 보여준다.

  리포트 | 3페이지 | 1,000원 | 등록일 2014.12.11

  다운로드 장바구니
• 

  3장 오픈컬렉터와 3상태 버터, 인버터 및 4장 가산기

  반가산기와 전가산기의 원리를 이해한다.2. 가산기를 통하여 논리회로의 구성능력을 키운다.3. 가산기를 이용한 가산 연산장치를 이해할 수 있도록 한다.[기본이론]1. ... · B + A · B = A 十 BC = A · B표 4.1 반가산기 진리표입력출력ABSC0000011010101101따라서 반가산기의 논리회로는 다음과 같이 된다.2. ... 반가산기(Half Adder)한 비트씩 두 개의 2진수를 더하는 경우 4가지 상태의 값이 나온다.

  리포트 | 8페이지 | 2,000원 | 등록일 2012.12.10

  다운로드 장바구니
• 

  [디지털회로실험] (실험2) AND, OR, NOT 게이트 // (실험3) NAND, NOR, XOR 게이트 // (실험4) 반가산기, 전가산기, 전감산기

  시뮬레이션 결과실험4-(1) 반가산기 동작 확인? 회로도? 시뮬레이션 결과실험4-(2) 전가산기 동작 확인? 회로도? 시뮬레이션 결과실험4-(3) 전감산기 동작 확인? 회로도?

  리포트 | 8페이지 | 1,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

  다운로드 장바구니
• 

  전자회로실험 [텀프]

  설계 이론2.1 Weighted summer위의 회로는 Weighted summer로, 가산기 동작을 수행한다. ... 이론 설명과 같이 weighted summer를 통해 가산기 동작을하는 MIXER를 설계하였다. ... 서로 두 트렌지스터가 반주기동안 상보적으로 동작을 하여 출력을 하기 때문에 상보적 푸시풀 증폭기 라고 한다.또한 두 트렌지스터의 베이스 사이에 다이오드를 연결해준 이유는 다이오드 두

  리포트 | 9페이지 | 1,000원 | 등록일 2015.11.15 | 수정일 2015.12.04

  다운로드 장바구니
• 

  4가산기, 5장 감산기

  가산기1. ... 이와 같은 과정을 수행하는 장치를 반감산기라 한다. 반감산기의 진리표와 논리도를 표 5.1과 그림 5.2에 나타내었다. ... 5.1 반감산기 진리표ABbd0000011110011100표 5.1의 진리표로부터 반감산기의 간략화된 논리식을 구하면 다음과 같다.2.

  리포트 | 7페이지 | 2,000원 | 등록일 2012.12.10

  다운로드 장바구니
• 

  실험3 결과보고서 실험 3. Adder & SubtractorLogic gates

  우리는 이 전가산기를 반가산기 2개를 통하여 만들었는데, 우선 실험 1과 같이 반가산기를 통하여 carry와 sum을 구하고 이를 다음 반가산기에 넣어 결과값을 출력하는 과정을 통해 ... 대체하였다. 2-bit parallel adder는 전가산기와 반가산기를 연결하여 만드는데 반가산기의 Cout를 전가산기에 넣어 입력으로 사용하여 회로구성을 하였다. 2-bit-serial ... 가산기와 감산기(Adder & Subtractor)(결과보고서)실험 1예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.

  리포트 | 7페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  아주대논리회로실험 9장 가산기감산기 결과(문답+빵판비교+고찰)

  가산기와 감산기(1) 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.그림 3-1. ... 그리고 결과가 성공적으로 진리표 그대로 출력을 했다.ABSC*************101그림 3-2그림3-2를 토대로 구성한 회로실험에서 구성한 회로(2) 반가산기를 이용하여 전가산기를 ... 또한 반감산기 2개를 이용하여 전감산기를 구성한 했을때.

  리포트 | 7페이지 | 2,000원 | 등록일 2011.12.21

  다운로드 장바구니
• 

  설계05. 전기기기 전원부의 정전압 및 정전류 회로 설계 (결과레포트)

  전압 가산형 D/A 변환기이 실험에서는 ZD(제너 다이오드)와 Tr(BJT 트랜지스터)를 사용하여 정전압 회로를 설계하는 것이 목적이 되겠습니다. ... 정전압에서 전류 I = V/R에 의해 결정되는데 V가 일정하므로 I는 R에 반비례함을 확인할 수 있는 실험이 되겠습니다.먼저 ZD(제너 다이오드)는 역방향 항복영역에서도 동작하도록 ... 역방향 전류가 급속히 증가하여 변곡점 아래에서는 제너 전류가 증가함에 따라 제너 항복전압이 증가하는 것에 비해 그 기울기는 매우 급격하기 때문에 그 전압은 거의 일정하게 유지됩니다.먼저

  리포트 | 10페이지 | 8,000원 | 등록일 2014.06.15 | 수정일 2020.04.26

  다운로드 장바구니
• 

  가산기(Adder)

  )라 한다.※ Half Adder(반가산기, HA)반가산기는 두 2진수의 합을 생성하는 산술 회로로서, 입력변수는 더해질 피가수와 가수이고, 출력변수는 합과 캐리이다. ... 이와 같이 세 개의 비트의 덧셈을 진행하는 조합회로를 전가산기(Full Adder)라 하고, 캐리를 생각하지 않고 다만 두 개의 비트만을 더하는 조합회로를 반가산기(Half Adder ... Title가산기 (Adder)2.Name금요일 오전 10조3.AbstractHalf Adder, Full Adder, Digit Adder, 2 Digit Adder를 구성하여, 반가산기

  리포트 | 32페이지 | 3,000원 | 등록일 2010.10.16

  다운로드 장바구니
• 

  실험3. 가산기와 감산기 결과보고서

  통해 시뮬레이션을 해 보았다.< 회로도 >< 결과 >(2) 반가산기를 이용하여 전가산기를 구성하고 그 결과를 확인하라.< 회로도 >위의 회로는 반가산기 두개를 이용하여 전가산기를 ... 두 자리 2진수와 자리 올림을 함께 덧셈하는 회로를 전가산기라고 하는데 실험2에서는 반가산기를 이용하여 전가산기를 구성하는 것이다. ... 가산기와 감산기(1) 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.< 회로도 >< 회로를 구성한 모습 >< (0,1)(1,0)을 입력했을 때의 모습 >< (1,1)을

  리포트 | 9페이지 | 1,000원 | 등록일 2011.01.11

  다운로드 장바구니
• 

  반가산기 및 전가산기 결과 보고서

  1.1.1 반가산기(half-adder ; H.A)1.1.2 전가산기(full-adder ; F.A)1.2 가산기의 특징 (논리기호)1.2.1 반가산기(half-adder ; H.A ... 실험제목: 반가산기 및 전가산기(결과보고서)- 목 차 -0. 예비조사 및 실험 내용의 이해1.1 가산기(Adding Machine)란? ... 실험내용 및 결과2.1 실험1- 반가산기(Design Schematic) -2.2 실험2- 전가산기(Design Schematic) -2.3 실험3- 반가산기(Source Coding

  리포트 | 15페이지 | 1,500원 | 등록일 2009.05.03

  다운로드 장바구니
• 

  전자회로실험 OPAMP 예비보고서

  가산 증폭기의 출력 전압은 반전되고, 즉 위상차가 180도 이고, 증폭기의 입력에 적용된 전압들의 합에 비례한다. ... 이때 부호를 통해서 반전된 것을 확인할 수 있으며, 또한 입력전압들의 합에 비례하는 것을 알 수 있다.2.2 PSPICE 모의 실험(1-1)반전증폭기(1-2)반전증폭기 RF=10K, ... 따라서 이 회로는 전압 폴로워(voltage-follower)로 동작하며, 부하저항 RL에 양의 반주기 전압이 나타난다.

  리포트 | 9페이지 | 1,000원 | 등록일 2012.12.31

  다운로드 장바구니
• 

  가산기와 감산기

  《PSPICE로 구현한 반가산기》《 반가산기의 Truth Table 측정값 》83mV4.87V114.98V86.4mV014.85V83.6mV1084mV86mV00SCYXOutputInput ... 《PSPICE로 구현한 전가산기》《전가산기 Truth table 측정값》4.97V4.87V11128mV4.94V01131mV4.98V1014.78V29mV00128mV4.87V1104.94V32mV0104.98V33mV10030mV31mV000SCZYXOutputInput반가산기와 ... 한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한다.반감산기 진리표0*************00bdBA《PSPICE로 구현한 반감산기》회로구성 inverter하나를 추가하여

  리포트 | 27페이지 | 1,500원 | 등록일 2009.10.04

  다운로드 장바구니
• 

  OP-AMP

  】비반적 증폭기의 Pspice 회로 모습이다. ... 물론 실제로 실험을 할 때는 오차를 감안해야 한다.【 가산 증폭기 】가산증폭기의 Pspice회로이다. (-)단자에 저항이 병렬로 연결 되어 있다. ... ●가산 증폭기의 Simulation 결과Gain>>>이론적인 Gain=-6 이다.실제로 그래프 상에서도 오차를 생각한다면 이론값과 유사한 Gain을 바탕으로 결과가 출력되고 있다.

  리포트 | 9페이지 | 1,000원 | 등록일 2010.09.18

  다운로드 장바구니
• 

  Full adder 와 Full subtracter 예비

  예상값2) 전가산기의 캐리의 캐리Pspice 예상값3) 반가산기로 구성된 전가산기그림 28-5 반가산기로 구성된 전가산기Pspice 예상값4) 2-비트 병렬 2진 가산기++합그림 ... 결선된 논리회로그림 28-2 Boole 대수 방정식에 의한 전가산기의 합과 전감산기의 차pspice 예상값그림 38-3 EOR 논리를 이용한 전가산기의 합과 전감산기의 차Pspice ... S와의 덧셈은 두 개의 반가산기로 수행할 수 있으며 D와의 뺄셈은 두 개의 반감산기로 수행할 수 있다.그림 28-1 4-비트 병렬 감가산기와간의 논리적인 차이 때문에 여러 개 비트의

  리포트 | 13페이지 | 1,000원 | 등록일 2008.11.10

  다운로드 장바구니
• 

  [전기전자실험] 전기전자실험 선형 연산 증폭기 회로 발표자료

  가산 증폭기가산 증폭기 ( PSpice ) xx 대학교 전기전자정보시스템공학부 (Electrical Engineering)가산 증폭기 xx 대학교 전기전자정보시스템공학부 (Electrical ... 이론 – 반전 증폭기 - 반전회로는 입력 (+) 단자는 접지되어 있고 (-) 단자에 입력 신호가 가해지도록 구성한 연산회로 . ... Engineering) ◎ 가산 증폭기 실험 - 반전증폭기를 이용하여 가산기를 설계하고 출력전압을 알아보는 실험이었다 . - 2 개의 입력이 각각 증폭되어 더해진 출력이 나왔다 .

  리포트 | 20페이지 | 1,000원 | 등록일 2009.11.02

  다운로드 장바구니
• 

  Exclusive OR 결과레포트

  그림 27-3 Exclusive-OR 발생기표 27-1E 표 27-2E그림 27-5 Exclusive-OR 발생기Pspice 예상값2) 반가산기와 반감산기반가산기와 반감산기는 논리회로의 ... 지정된 지점의 전압을 측정하여 표를 완성하라.① 반가산기, X+Y그림 27-6 반가산기표 27-4E3) 2진 비교기단자 과 -첫 번째 2진 워드-를 표 27-6E에 주어진 것과 같이 ... 짝수이면 출력 = 0입력 값의 +5V가 홀수이면 출력 = 1Pspice 예상값느낀점 & 아쉬운점이번 실험을 하면서 느낀점은 카르노 맵을 이용하여 함수를 간소화 시킬수 있다는 것을

  리포트 | 8페이지 | 1,000원 | 등록일 2008.11.10

  다운로드 장바구니
• 

  반가산기,전가산기,가감산기,BCD인코더및디코더

  1.반가산기두 개의 2진수 A와 B를 더하여, 합 S와 자리올림 C를 출력하는 조합 논리회로? 진리표A BS C*************101? ... 논리회로2.전가산기세 개의 입력 단자와 두 개의 출력 단자를 갖고, 입력 신호의 합과 자 리 올림수를 출력 신호로 나타내는 논리 회로A B CS Cn0000000110010100110110010101011100111111 ... 논리회로3.가감산기제어신호에 따라 덧셈을 수행하거나 뺄셈을 수행하는 회로4.BCD 인코더10진수 등을 입력으로 받아들여 2진 코드의 형태로 변환하여 출력해주는 장치를 말하며 ‘부호기

  리포트 | 5페이지 | 3,000원 | 등록일 2009.09.27 | 수정일 2021.10.11

  다운로드 장바구니