"pspice 반가산기" 검색결과 1-20 / 52건

• 

  [전자회로] Pspice (전가산기와 반가산기) 실험 레포트

  또 반가산기의 carry 인 AB 를 구하여 입력 값 A, B에 따른 sum 이 0/1/1/0 을, carry 값이 0/0/0/1 을 가지므로 예비 레포트에서 조사한 반가산기와 비교한 ... 결과▷반가산기의 구현a) S = AB' + A'B , C = ABb) S = x ? ... GATE▷반가산기의 구현a) S = AB' + A'B , C = ABb) S = x ?

  리포트 | 6페이지 | 2,000원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  PSpice 레포트(디코드, 반가산기, 전가산기)

  반가산기의 대충 어떻게 돌아가는지 어느 정도는 알 것 같다. 반가산기는 기본적으로 한자리수의 2진수 덧셈연산을 하는 조합회로이다. ... 반가산기는 2진 연산에서 주로 마지막 자리의 덧셈을 할 때 쓰여진다. ... Report________(반가산기, 전가산기, 디코드)컴퓨터응용해석 및 실습전기공학과20072955- 디코드 -입력 A입력 BPeriod[sec] : 80msOn time[sec]

  리포트 | 5페이지 | 1,000원 | 등록일 2010.04.06

  다운로드 장바구니
• 

  서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard

  시뮬레이션 결과1) 실습 2 : OR 게이트 PSpice 결과2) 실습 3 : XOR 게이트 PSpice 결과3) 실습 4 : 반가산기 PSpice 결과4) 실습 5 : 전가산기 PSpice ... 실험목적TTL을 이용하여 OR 게이트, XOR게이트, 반가산기, 전가산기 논리회로 실험 및 설계를 진행한다.2. ... 논리 회로- 반가산기: 두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리회로(1) 반가산기 진리표A (입력)B (입력)S vel은 정상적으로 인식하겠지만

  리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27

  다운로드 장바구니
• 

  시립대 전자전기컴퓨터설계실험1 7주차 예비리포트

  비교한다.같다’(6) 반전가산기[6-1] 인 경우의, 반전가산기의 출력전압을 구하라.Vout=-8.997(V)[6-2] 계산결과와 PSpice를 통한 simulation결과와 비교한다.입력전압 ... 주로 센서와 같은 민감한 계측기로부터 신호를 추출할 때 사용한다.6) 반전가산기(Adder)(1) 반전증폭기에 두 개 이상의 입력이 인가되면 반전가산기로 동작한다.두 신호의 전압 값을 ... ) 실험목적나) 실험이론1) 이론적 배경2) 반전 증폭기3) 비반전 증폭기4) 미분기5) 적분기6) 전압팔로워(voltage follower)7) 반전가산기(Adder)실험 장비 및

  리포트 | 15페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  기초전자회로실험1 10주차 n-Bit 이진 가산기 예렙

  -XOR, AND, OR 게이트 또는 NAND/NOR 범용 게이트를 이용하여 반가산기와 전가산기를 구성할 수 있다 . - 반가산기 하나와 (N-1) 개의 전가산기를 이용하여 n-bit ... 1 0 1 0 1 0 1 1 0 1 반가산기 1) 설계문제 XOR 와 AND 게이트의 조합 반가산기 2) 설계문제 NAND 또는 NOR 게이트 활용전가산기 1) 설계문제 XOR,AND ... 관련 이론 [ XOR] XOR 게이트는 수리 논리학에서 주어진 2 개의 명제 가운데 1 개만 참일 경우를 판단하는 논리 연산 회로이다 . [ 반가산기 ] 반가산기 회로는 2 진수 덧셈에서

  리포트 | 8페이지 | 1,500원 | 등록일 2020.10.07 | 수정일 2022.03.28

  다운로드 장바구니
• 

  [전자회로] Pspice (드모르간의 정리) 실험 레포트

  레포트1제출일전공강의학번담당교수이름1. 원리◆제 1정리 :변수들의 곱의 보수는 각각의 변수의 보수를 취해 합한 것과 같다.◆제 2정리 :변수들의 합의 결과에 보수를 취한 것은 각각의 변수를 보수화하여 곱한 것과 같다.1. De-Morgan 의 정리a) (A+B)’ = ..

  리포트 | 3페이지 | 2,000원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  아주대 전자회로실험 예비1 부궤환 회로

  반전증폭기와 다르게 RR이 더 크더라도 이득이 1보다 작아지지 않는다.5) 가산기이와 같이 구성된 회로를 가산기라고 한다. ... 만약 RF = R1 = R2라면 Vout = - ( V1 + V2 )으로, 입력전압의 합으로 표현되기 때문에 가산기라고 불린다.3. ... 이럴 때는 소자의 VCC+, VCC-에 더 높은 전원을 인가하거나 입력전압을 낮추면 sin그래프를 얻을 수 있다.부궤환비반전증폭기의 이론 값과 pspice값의 비교RF[Ω]RR[Ω]

  리포트 | 9페이지 | 1,000원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  서울시립대학교 전전설2 1주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  LED 데이터 시트(5) 반가산기AND와 XOR을 활용해 1비트 가산이 가능한 형태이다.하지만, 이 반가산기 모델은 올림(전가산기의 Cin 부분)의 연산이 불가능해서 대수의 연산이 ... 불가능하다. 1-bit half adder HYPERLINK \l "주석6"[6](6) 전가산기반가산기의 형태에서 입력이 한 개 더 추가된 형태이다.이 모델은 간단하게 3개의 입력의 ... 반가산기, 전가산기, … , etc이러한 것들은 memory를 활용하지 않고 현재의 값만 활용됨을 볼 수 있다.- sequential logic은 현재 입력 값 외에도 이전 값의 상태에

  리포트 | 14페이지 | 무료 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  LED 데이터 시트(5) 반가산기AND와 XOR을 활용해 1비트 가산이 가능한 형태이다.하지만, 이 반가산기 모델은 올림(전가산기의 Cin 부분)의 연산이 불가능해서 대수의 연산이 ... 불가능하다. 1-bit half adder HYPERLINK \l "주석6"[6](6) 전가산기반가산기의 형태에서 입력이 한 개 더 추가된 형태이다.이 모델은 간단하게 3개의 반가산기 ... 회로 구현- 반가산기 진리표ABC (green led)S(red led)0*************10아래 사진은 진리표 순서대로 (A/B -> C/S)를 수행한 결과이다.- 0/0

  리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  시립대 전자전기컴퓨터설계실험1 8주차 결과리포트

  통한 simulation결과와 비교한다.(6) 반전가산기[6-1] R1=20KΩ, R2=40KΩ, R3=80KΩ, RF=80KΩ 인 경우의, 반전가산기의 출력전압을 구하라.[6-2 ... 실험 장비 및 재료-피스파이스-저항소자-함수발생기-디지털 멀티미터3. ... Pspice로 회로를 구현하고 값을 설정할 때 Pspice는 개방루프이득 값을 무한대로 설정할 수 없기 때문에 최대한 큰 수인 10000000V를 설정해 주었고 이때도 폐루프의 이득값은

  리포트 | 16페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  전가산기&반가산기

  PSpice 기초와 활용(전가산기&반가산기)1.전가산기(FA)1)회로도2)파형도3)진리표입력출력ABZCS0*************101110100011011011010111114)블록도5 ... )블록도 화살표2.반가산기(HA)1)회로도2)파형도3)진리표입력출력ABCS00000101100111104)블록도5)블록도 화살표

  리포트 | 4페이지 | 1,000원 | 등록일 2013.08.07

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) 1주차예비

  여기서 반가산기와 전가산기의 차이를 알 수 있다. ... 전가산기(Full Adder)전가산기는 두 개의 반가산기로 이루어졌다. .반가산기를 살펴보면 두 2진수를 더할 때 각각 맨 첫 bit가 입력이라고 하였고 두 bit의 합의 결과가 S ... 반가산기(Half Adder)교안 회로PSpice마찬가지로 주어진 회로를 브레드 보드에 구현한다. 스위치를 이용하여 pspice의 결과값을 비교해본다.회로PSpice라.

  리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.03.22

  다운로드 장바구니
• 

  <A+> 가산기 감산기 실험보고서 (예비, 결과)

  및 결과실험과정이번 실험에서는 지난 실험에서 브래드 보드상에 만들어 봤던 반가산기, 반감산기 회로 대신에 전가산기 회로를 Pspice를 이용해 구성하고 시뮬레이션을 해보았다.이번 ... 전가산기 회로 (회로 도면)그림 1과 같은 전가산기 회로를 Pspice상에 다음 그림과 같이 구성했다.그림 2. ... 전가산기 회로의 진리표고찰이번 실험은 Pspice를 이용해 전가산기 회로를 구성하고, 각 input별로 어떤 output이 출력되는지 보는 실험이었다.

  리포트 | 15페이지 | 1,500원 | 등록일 2018.11.10

  다운로드 장바구니
• 

  가산기와 감산기

  가산기와 감산기(2) 반가산기를 이용하여 전가산기를 구성하고 그 결과를 확인하라.입력출력xyzCS0*************10111010001101101101011111실험에서 측정한 ... 하였습니다.반가산기를 이용하여 구성한 전가산기에서는, x,y,z 세 개의 입력값을 모두 더하여 그 결과를 C ()과 S ()의 값인 2진법으로 표현하여 출력하는 기본적인 전가산기 ... )번 실험중 실험은 (2), (4), (5)번 을 수행하였습니다.(2)번 실험에서는 반가산기를 이용하여 전가산기를 구성하고 그 결과를 확인하는 실험이었습니다.

  리포트 | 13페이지 | 1,000원 | 등록일 2010.12.20

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 TTL gates Lab on Breadboard [예비레포트]

  , 전가산기의 이론적인 내용과 그 역할을 공부한다.반가산기, 전가산기를 breadboard에 구성하고 알맞은 값을 입력하여 그에 따른 출력 값을 확인한다.나. ... 만약 입력 중 어느 한 쪽이라도 참이 아니라면 AND 게이트의 결과 출력은 거짓이 된다.반가산기그림 SEQ 그림 \* ARABIC 6 반가산기2진 신호(0, 1)에 대하여 2개의 입력과 ... docId=2835921&cid=40942&categoryId=32830[4] 반가산기 Hyperlink "http://terms.naver.com/entry.nhn?

  리포트 | 17페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  [A+]전전컴실험I_Lab07_Pre_연산증폭기의 응용

  주로 센서와 같은 민감한 계측기로부터 신호 를 추출할 때 사용한다.(6)반전가산기(Adder)그림 SEQ 그림 \* ARABIC 10 반전가산기(Adder)(1) 반전증폭기에 두 개 ... Lab 6. : 반전가산기(6-1) 인 경우의, 반전가산기의 출력전압을 구하라.(6-2) 계산결과와 PSpice를 통한 simulation결과와 비교한다.4. ... 이상의 입력이 인가되면 반전가산기로 동작한다.

  리포트 | 24페이지 | 1,000원 | 등록일 2017.11.24

  다운로드 장바구니
• 

  가산기

  . 2비트 덧셈기는 반가산기 1개와 전가산기 1개를 사용하여 반가산기의 캐리(출력)를 전가산기의 캐리(입력)로 포함하여 구현되는 회로이다. ... 고찰이번 실험에서는 반가산기와 전가산기, 이 둘이 합쳐진 전 가산기에 대해 알 수 있었다. ... 위의 실험에서 구현한 반가산기와 전가산기를 연결하여 만들어지는 2비트 덧셈기의 결과를 이론적으로 설명하라.

  시험자료 | 8페이지 | 1,500원 | 등록일 2015.06.23

  다운로드 장바구니
• 

  가산기와 감산기

  《PSPICE로 구현한 반가산기》《 반가산기의 Truth Table 측정값 》83mV4.87V114.98V86.4mV014.85V83.6mV1084mV86mV00SCYXOutputInput ... 《PSPICE로 구현한 전가산기》《전가산기 Truth table 측정값》4.97V4.87V11128mV4.94V01131mV4.98V1014.78V29mV00128mV4.87V1104.94V32mV0104.98V33mV10030mV31mV000SCZYXOutputInput반가산기와 ... 한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한다.반감산기 진리표0*************00bdBA《PSPICE로 구현한 반감산기》회로구성 inverter하나를 추가하여

  리포트 | 27페이지 | 1,500원 | 등록일 2009.10.04

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)1주차결과

  반가산기(Half Adder)교안 회로PSpice마찬가지로 주어진 회로를 브레드 보드에 구현한다. 스위치를 이용하여 pspice의 결과값을 비교해본다.회로PSpice라. ... 여기서 반가산기와 전가산기의 차이를 알 수 있다. ... 전가산기(Full Adder)전가산기는 두 개의 반가산기로 이루어졌다. .반가산기를 살펴보면 두 2진수를 더할 때 각각 맨 첫 bit가 입력이라고 하였고 두 bit의 합의 결과가 S

  리포트 | 14페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험1(전전설1)7주차예비

  반전기와 비반전기에서의 전압이 같으므로 R1과 R2 사이의 노드의 전압은 입력전압과 같다. ... [6-1] R1 = R2 = R3 = RF = 40k옴 인 경우의, 반전가산기의 출력전압을 구하라.[6-2] 계산결과와 PSpice를 통한 simulation결과와 비교한다.[6-3 ... ] R1 = R2 = R3 = 3RF = 40k옴 인 경우의, 반전가산기의 출력전압을 구하라.[6-4] 계산결과와 PSpice를 통한 simulation결과와 비교한다6-1입력 각

  리포트 | 20페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니