"simulation model" 검색결과 21-40 / 668건

• 

  논리회로설계실험 9주차 counter설계

  code위의 wave는 강의자료에 제공되어 있는 D flip flop을 이용해서 structural modeling으로 Ripple counter를 구현하여 simulation을 ... 마지막으로는 testbench 코드를 통해 Modelsim의 simulation을 이용하여 출력되는 wave를 확인하고, 구현한 두 counter가 정상적으로 작동하는지 확인하는 과정을 ... 또한 두 ripple counter의 출력 wave가 일치하므로 정상적으로 구현하였음을 알 수 있었다.4.2) Ring counterRing counter의 simulation 결과

  리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  논리회로설계실험 7주차 Flip flop 설계

  마지막으로 testbench code를 작성하여 직접 설계한 두가지의 flip flop이 정상적으로 작동하는지 Modelsim의 simulation을 이용하여 파형을 관찰함으로써 검증하였다 ... T flip flop은 input T가 0과 1을 세번 반복하도록 하였다.4) Result(실행 결과)4.1) JK flip flopJK flip flop의 simulation 결과 ... 마지막으로는 testbench 코드를 작성하여 Modelsim의 simulation 기능을 이용해 설계한 flip flop이 정상 작동함을 확인하였다.이 과정에서 CLK edge에서만

  리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  [연세대학교] 제어 및 지능형 시스템의 해석 및 설계 - 최종 보고서 (Model Predictive Control)

  In simulation results, it is shown that the objectives are met. ... GEKKO, a python package for dynamic optimization, is used to simulate the entire analysis and design ... The control procedure is simulated using Python with its optimization library GEKKO.The format of this

  리포트 | 4페이지 | 2,000원 | 등록일 2024.05.26

  다운로드 장바구니
• 

  서울시립대 전전설3 7주차 예비 보고서

  예비 보고서1) Half-wave rectifier and peak detectora) 1N4004 spice model을 이용하여 LTspice 상에서 Fig. 3(a)의 half-wave ... wave로 인가되었을 때의 출력 전압 vO의 파형을, LTspice의 multi-step simulation 기능을 써서 하나의 그래프로 그리세요.c) a)의 회로에서 10 µF의 ... wave로 인가되었을 때의 출력 전압 vO의 파형을, LTspice의 multi-step simulation 기능을 써서 하나의 그래프로 그리세요

  시험자료 | 13페이지 | 1,500원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  논리회로설계실험 6주차 D Latch 설계

  또한 설계한 4가지 방법이 정상적으로 작동하는지 testbench코드도 직접 작성하고 simulation을 하는 과정을 가졌다. ... {EN, D}가 10이면 Q = 0, Q’ = 1이 나올 것이며, 11이면 Q = 1, Q’ = 0이 나올 것으로 예측할 수 있다.4) Result(실행 결과)Modelsim의 simulation을 ... 강의에서 다룬 S-R Latch와 Gated S-R Latch의 modeling 방법을 참고하여 구현할 것이다.

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  해외세미나 프랑스 사업아이템 발표자료

  Resources Value Propositions Customer Relationships Channels Customer Segments Revenue Streams Business Model ... 또는 Shop-in-shop 형태로 제공하여 여행객에게 신개념 리프레시 문화공간을 제공 기본적으로 화장실과 한국스낵류 자판기 설치로 휴게공간 제공 상품 : 안마의자 , 화장품 , ... 리워드로 제공 현지 콘서트 스폰서십 등을 활용한 마케팅 진행 4 상품 ( 점포 ) 개발 계획 단일 상품이 아닌 ‘K-Culture’ 을 주제로 한 다양한 제품과 경험을 multi shop

  리포트 | 8페이지 | 2,000원 | 등록일 2022.08.29

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 3주차

  Behavioral Modeling- 시뮬레이션 결과Functional simulation- CodecodeCode 설명옆의 그림과 같이 Behavioral Modeling을 이용해서 ... Gate Primitive Modeling- 시뮬레이션 결과Functional simulation- CodecodeCode 설명옆의 그림과 같이 gate primitive modeling을 ... simulation- CodecodeCode 설명full_adder_GPM (a, b, cin, sum, cout); 이 Gate primitive modeling 으로 설계한 fulladder이고

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  논리회로설계실험 8주차 register 설계

  마지막으로 Modelsim의 simulation을 이용하여 출력 그래프를 확인하였고, 8-bit register와 8-bit shift register가 정상적으로 작동함을 검증할 ... 마지막으로 testbench 코드를 작성하여 Modelsim의 simulation을 이용하여, 구현한 두개의 register wave를 관찰하고 정상 작동하는지 확인한다.2) Theoretical ... 또한 behavioral modeling과 structural modeling의 출력 그래프가 일치하여 구현한 structural modeling의 8-bit register가 정상적으로

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  충북대 디지털시스템설계 결과보고서1

  이번 실험을 통해 verilog의 modeling 방법인 Structural modeling과 Data-flow modeling에 대해서 배울 수 있었으며 simulation을 위한 ... 특히 마지막 Test bench 실험에서 simulation이 계속 오류가 발생하여 작동되지 않았는데 코드를 살펴보니 대소문자 하나를 잘못 작성한 것이 원인이었다. ... input은 A, B, Ci이고 output은 S, Co이나 Structural modeling과 달리 boolean equation으로 기술한다. boolean equation을

  리포트 | 3페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

  다운로드 장바구니
• 

  서울시립대 전전설3 9주차 예비 보고서 Diode 3

  simulation을 통해 하나의 그래프로 그리세요. ... 예비 보고서1) pn 접합 diode를 이용한 voltage regulatora) 1N4004의 spice model을 이용하여, LTspice 상에서 Fig. 2(a)의 voltage ... regulator 회로를 구성하세요.b) a)의 회로에 12 V의 offset을 가지고 2 Vp−p, 100 Hz인 sine wave를 입력 전압으로 인가하였을 때의 출력 전압 Vout을

  시험자료 | 16페이지 | 1,500원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  [최종합격]연세대학교 컴퓨터대학원 학업및연구계획서

  Cadence로 회로를 구성해 보면서 simulation 수치를 바탕으로 원인을 유추하고 desired spec을 만족시켰던 경험은 이 능력에 대한 힘을 키울 수 있었습니다. ... 또한 기울기 센서로부터 넘어온 data를 real time graph로 구현하기 위해 data 전처리를 수행하였고 simulation 기능을 성공적으로 확인하였습니다.진학동기[회로설계에서 ... NLP model algorithm이 Vision model algorithm에 적용이 되기도 하고 아예 새로운 접근 방식이 판도를 뒤집기도 합니다.

  자기소개서 | 4페이지 | 7,000원 | 등록일 2024.02.16 | 수정일 2024.02.19

  다운로드 장바구니
• 

  서울시립대 전자전기컴퓨터설계실험3 예비레포트 9주차

  Simulation Result of IDSPSPICE simulation 결과, 트랜지스터에 흐르는 전류는 140.8A가 나왔다. ... Bias 회로에서 트랜지스터가 Saturation 상태일 때 트랜지스터에 흐르는 전류 값을 계산해보고, simulation 결과값과 비교해보는 실험이었다. ... Transient simulation result of CMOS Inverter circuitTransient Simulation 결과, 펄스 파형의 5V(High) 입력이 인가될

  리포트 | 8페이지 | 2,500원 | 등록일 2022.03.10

  다운로드 장바구니
• 

  서울시립대 전전설3 13주차 예비 보고서 MOSFET4

  예비 보고서1) Single-stage CS amplifiera) LTspice에서 2N7000의 spice model을 이용하여 Fig. 1의 single-stage CG amplifier ... LTspice의 transient simulation을 통해 a) 회로의 open-circuit voltage gain, voltage gain의 모의 실험값을 도출한 다음, c)의 ... 회로를 구성하세요.b) LTspice의 op 함수를 이용하여 a) 회로의 동작점에서 MOSFET M1의 drain current ID, gate-source voltage VGS,

  시험자료 | 13페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  논리회로설계실험 3주차 Adder 설계

  딜레이는 10으로 설정했다.4) Result(실행 결과)Modelsim의 simulation을 이용하여 결과 파형을 구하였다. ... 이렇게 구현한 adder들을 Modelsim의 simulation을 이용하여 입력에 따라 출력이 어떻게 달라지는 확인해 볼 수 있었다. ... 같았다.Sum = A⊕(B⊕Cin) Cout = A(B+C_in) + BCin이를 바탕으로 sum은 dataflow modeling에서 sum = a^(b^cin), Cout은 Boolean

  리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  인하대학교 아날로그회로설계 BGR 회로 설계 과제(손계산+Hspice 결과창)

  less than 100ppm/C.Please use macro model of OPAMP and spice model of MOSFET/BJT given in the I-Class ... of BGR and Hspice simulation results, including Vref as a function of temperature(-55C ~ 125C)84.9ppm ... 아날로그회로설계 과제#2Design Band Gap Reference with Vin of 3V to generate Vref of 1.0V, temperature coefficient

  시험자료 | 2페이지 | 1,500원 | 등록일 2021.07.04

  다운로드 장바구니
• 

  [30점 만점] 데이터시각화 통계학과 방송통신대 출석 대체 과제물

  .- https://www.washingtonpost.com/graphics/2020/world/corona-simulator/워싱턴 포스트의 로 분석 기사에서는 바이러스가 전염되는 ... COVID-19가 느린 속도로 미국을 전역에 퍼질 수 있는 가능성에 대해- https://www.nytimes.com/interactive/2020/03/20/us/coronavirus-model-usoutbreak.html뉴욕타임즈의

  방송통신대 | 10페이지 | 6,000원 | 등록일 2020.11.10 | 수정일 2021.05.02

  다운로드 장바구니
• 

  논리회로설계실험 10주차 up down counter설계

  강의내용에서 다룬 두가지 machine의 기본적인 modeling방식과 작동원리를 참고하여 설계할 것이다. ... 마지막으로 testbench 코드를 작성하여 Modelsim의 simulation을 이용해 출력 파형을 확인하여 구현한 두가지 방식의 3-bit up-down counter가 정상적으로 ... Modelsim의 simulation을 이용하여 출력되는 wave를 확인하였더니 두가지 3-bit up-down counter모두 정상적으로 작동함을 알 수 있었다.이번 실습에서는

  리포트 | 7페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 3.Basic Gates - 예비+결과+성적인증 (서울시립대)

  : ‘Verilog Module’.Program the module and Synthesize-XST.Add a new source for simulation: ‘Verilog Test ... Fixture’.Modify the inputs of the test bench.Run ‘Simulate Behavioral Model’.Add a new source for pin ... 실험 내용1.EquipmentHBE-Combo-II-SEISE Project Navigator (Xilinx)2.ProcessesAdd a new source for implementation

  리포트 | 21페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

  (simulation 과 동작 검증은 In-lab 에서 실행함)실험방법에 참조3. ... s1, c_in); / and (c2, s1, c_in); / or (c_out, c2, c1);(3) behavioral modeling시뮬레이션을 위해 always, initial등의 ... (입력: button SW, 출력 : LED)(1) Verilog HDL와 simulation비트연산자를 통한 and(2) 자세한 실험 방법1) new project를 만든다.

  리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트

  test bench란 설계한 logic을 simulation할 때 simulation을 원활하게 하기 위해서 작성하는 simulation만을 위한 별도의 code이다.▲ Test Bench ... 9,10번에 불빛이 켜져 세가지 실습 모두 같은 결과값을 확인할 수 있었다.3) 1-bit full adder 회로(1) Verilog HDL (gate primitive이용)(2) simulation ... 결론본 실험에서는 Bit Operator Modeling, Gate Primitive Modeling과 Behavioral Modeling의 차이를 알고, 직접 설계해 보았다.

  리포트 | 15페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니