• LF몰 이벤트
  • 파일시티 이벤트
  • 유니스터디 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트
  • 통합검색(26)
  • 리포트(24)
  • 자기소개서(1)
  • 이력서(1)

"verilog timer" 검색결과 21-26 / 26건

  • 실험2 제10주 Lab08 Pre Counter & 7Segment & Piezo
    음계를 발생시키려면 Timer/Counter의 CTC Mode를 사용하여 기준 Clock을 분주하면 되는데 CTC Mode 중 ICR(Input Capture Register)3 레지스터가 ... .2) Procedure of Lab 2① 7 Segment With Piezo의 Logic Circuit과 Truth table을 바탕으로 7 Segment With Piezo의Verilog ... 1① 4-bit Up Counter With 7 Segment의 Logic Circuit과 Truth table을 바탕으로 4-bit Up CounterWith 7 Segment의 Verilog
    리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.14
  • 10.25(UART)
    실습 목표verilog HDL 코드를 작성하여 테스트벤치 파일을 만들어 UART를 설정한다.테스트벤치 파일에서 byte operation과 bit operation에서의 소스가 어떻게 ... ).brate2(brate2), // Baudrate Clock Source (Timer2).rclk(rclk), // Receive Clock Enable (Timer2).tclk ... (tclk), // Transmit Clock Enable (Timer2)// Serial Port.rxd(rxd),.txd(txd));// Unused Signalsinitial
    리포트 | 5페이지 | 1,000원 | 등록일 2011.12.15
  • 제 11장 (결과) FSM설계실험 예비보고서.hwp
    lightsFG, FY, FR : Assert green, yellow, red farm road lightsST : Reset timer and start timing long ... interval has expiredTL : Long timer interval has expiredHG, HY, HR : Assert green, yellow, red highway ... ① FSM을 보고 Behavioral model로 verilog HDL을 이용하여 구현하시오.module state(clk, reset, in, out, state);input clk
    리포트 | 6페이지 | 2,000원 | 등록일 2007.11.13
  • Sample Resume with cover letter(미국대학교 career center 에서 여러번 첨삭받은 합격 영문이력서)
    Flip-FlopsMicroprocessor Design Project with PIC Microcontroller 16F84 Spring 2009• Designed a kitchen timer ... (RSSI)VLSI Design Project with Cadence and Synopsys CAD Tool Spring 2011• Designed an elevator with Verilog ... to display remaining time onLEDs and make various alarm sounds by tuning frequencyLanguages: C/C++, Verilog
    이력서 | 2페이지 | 2,000원 | 등록일 2012.03.14 | 수정일 2016.01.19
  • 디지털시계 설계
    DISCHAREGE (DIS) : 콘덴서를 방전합니다.ONE SHOT TIMER푸쉬버튼을 누르면 555의 2번 단자 TG가 0 V가 되어 타이머가 스타트하며 출력이 HIGH 레벨이
    리포트 | 20페이지 | 2,000원 | 등록일 2008.08.20
  • Verilog 코드를 이용한 DashWatch 설계
    컴퓨터 구조설계 프로젝트Verilog 코드를 이용한 DashWatch 설계학 과:전자공학부학 번:200511392이름:문은혁Professor:박인갑 교수님제 출 일:2008. 12. ... Inputs, Outputs, and Registers of the DashWatchSymbolFunctiontypeSTARTInitialize timer to 0 and start
    리포트 | 14페이지 | 2,500원 | 등록일 2009.01.03
AI 챗봇
2024년 09월 03일 화요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
3:39 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
9월 1일에 베타기간 중 사용 가능한 무료 코인 10개를 지급해 드립니다. 지금 바로 체험해 보세요.
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
방송통신대학 관련 적절한 예)
- 국내의 사물인터넷 상용화 사례를 찾아보고, 앞으로 기업에 사물인터넷이 어떤 영향을 미칠지 기술하시오
5글자 이하 주제 부적절한 예)
- 정형외과, 아동학대