"d래치" 검색결과 441-460 / 562건

• 

  플립플롭 보고서

  래치회로의 원리 및 동작을 이해한다.3. ... JK 및 D 플립플롭의 원리 및 동작을 이해한다.(1) JK 플립플롭JK 플립플롭 : RS 플립플롭을 개량하여 S와 R가 동시에 입력되더라도 현재 상태의 반대인 출력으로 바뀌어 안정된

  리포트 | 6페이지 | 1,000원 | 등록일 2008.12.21

  다운로드 장바구니
• 

  [디지털 논리회로 설계] 플립플롭 및 래치

  플립플롭 및 래치1. 실험목적순차식 논리회로의 기본 소자인 플립프롭과 래치의 여러종류 (D, T, RS, JK)에 대한 기능의 차이를 알아보고 동작조건을 확인한다.2. ... 따라서 래치 회로는 입력 SR=11을 인가하지 않는다는 조건하에 사용하여야 한다.그림 7-1(c)에는 래치 회로에 대한 블록 형태의 기호를 나타내었고, 그림 7-1(d)에는 래치 회로의 ... 이와 같은 enable 제어신호를 갖는 D 래치 회로는 E=0일 때에는 출력 Q 값이 변하지 않으며, E=1일 때에는 입력 D 값이 출력 Q 값으로 그대로 전달된다.

  리포트 | 13페이지 | 1,000원 | 등록일 2005.05.21

  다운로드 장바구니
• 

  [플립플롭]플립플롭 총정리

  이를 종합한 것이 로서 NOR형 RS 래치는 `H' 레밸에서 동작한다.2)동기식 RS f/f제어입력을 갖는 RS 래치를 RS f/f이라 한다. ... 이와 같이 2진 정보를 저장할 수 있는 기본 궤환회로를 래치라 한다.{{입 력출 력RSQ0 0불변01세트(Q=1)10리셋(Q=0)11부정NOR형 RS래치의 진리표. ... {DQn010111D f/f 의 특성표 클럭 {입 력출 력QnDQn+*************Qn+1 = D → 특성 식으로부터 D f/f의 다음출력 Qn+1 은 현재의 입력 D와 같음을

  리포트 | 6페이지 | 2,000원 | 등록일 2006.05.02

  다운로드 장바구니
• 

  LED I/O 응용 및 실습

  74LVT14)의 입력으로 LED_CS (address 0x1000,000) 에서 디코딩한 신호는 U72(74LVT573) 에 LE 핀으로 입력되면 LE 핀은 active High로 래치된다.Data ... TEXT-LCD DATA■ LED Pin ASSIGNMENTDATA0부터 DATA7까지의 LED는 PCB상의 D4 ~ D11에 각각 할당되며, DATA의 값이 '0'이 되는 경우 LED가 ... 켜진다.■ LED 회로도DATA 0 ~ DATA 7 은 D4 ~ D11에 각각 할당되며, LED 의 Cathod에 VDD3.3V가 연결되어 있으므로, DATA에 ‘0’을 쓰면 LED가

  리포트 | 5페이지 | 2,000원 | 등록일 2008.05.31

  다운로드 장바구니
• 

  PWM 방식으로 DC 모터 제어 하기

  , pclk을 프리스케일러(타이머에 공급하는 입력 클럭의 속도를 조절하는 분주기)를 거쳐서 카운트한다.2) PWM 매치 레지스터 0~6(PWMM0~PWMM6)의 설정된 매치 값은 래치 ... 매치 값을 변경할 때, 만약 이전의 매치 값 중 하나가 PWM 주기와 같다면, 새로운 매치 값은 0 혹은 PWM 주기와 같지 않은 것을 사용한다.D. ... 키가 눌려지면 74C922의 DA(Data Available)이 “1”이 되며, OE(Out Enable)에 “0”을 입력하면 눌려진 킷값이 D~A로 출력이 된다.3.3.

  리포트 | 6페이지 | 1,000원 | 등록일 2010.05.24

  다운로드 장바구니
• 

  RF통신을 이용한 RC카

  High 일때 Active 됨- XTAL1/XTAL2 : 입출력 발진 증폭기가 인버팅 되어 입력된다.- ALE/PROGALE : 외부 기억소자와 인터페이스 할때 하위 어드레스를 래치하는데 ... ~D7)을 연결하여 사용한다. ... 여기서 우리는 4개의 신호(전,후,좌,우)만을 사용하므로 D0~D3까지 만을 사용하였다.수신부 : RXD-315-KH수신부측은 RF모듈과 8051의 3번 포트를 연결하였다. 8051의

  리포트 | 23페이지 | 5,000원 | 등록일 2009.12.08

  다운로드 장바구니
• 

  [마이크로 프로세서 실험 및 설계 준비 보고서] ATmega128에 대한 내용요약

  풀업된 5비트 양방향 병렬포트.② Address Latch Enable(43): 포트 A에 외부 메모리를 엑세스하기 위한 하위 어드레스가 출력되고 있음을 나타내는 신호로서 외부에서 래치시키는데 ... 8bit 병렬 I/O포트와 1개의 5bit 병렬 I/O포트를 가지고 있다.⑩ 2개의 8bit 타이머/카운터와 2개의 16bit 타이머/카운터를 가지고 있다.⑪ 8채널 10bit A/D ... 외부 메모리 영역은개의 번지 지정이 가능.내부 영역은 제외.- 포트 D(25~32): 내부적으로 풀업된 8비트 양방향 병렬포트.- 포트 E(2~9): 내부적으로 풀업된 8비트 양방향

  리포트 | 8페이지 | 1,000원 | 등록일 2010.03.17

  다운로드 장바구니
• 

  논리회로 실험 결과

  설명하면초기상태 A bit와 B bit 부분의 S0=Low, S1=High이고bit A에 1, bit B에 0을 넣으면 A bit 부분은 쓰기 동작을 위해 ON되고, B bit 부분은 래치동작을 ... DRO/NDRO 실험 데이터 값 S4 S3 S2 S1 = 1 0 0 1d. ... Volatility 실험 데이터 값S4 S3 S2 S1 = 0 0 0 0ABCAddressData to be stored D4D3D2D1Stored.Data(Complement)S4S3S2S1BinaryDCBA0000011110000100011110000120010110000113001111010010401001001011050101100001116011010100101701111011010081000001111009100100101101101010000011111110110001111012110001011010131101010010111411100110100115111101111000

  리포트 | 3페이지 | 1,500원 | 등록일 2008.01.17

  다운로드 장바구니
• 

  충북대 전기전자공학 디지털실험 9장 예비보고서

  래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.2. D, JK 플립플롭의 동작을 이해한다.원 리1. ... D Latch와 D Flip-flopD latch와 D flip-flop은 단일입력(D:데이터)을 갖고 있지만 출력은 두 개이다. ... Edge-trigger flip flop D flip flop5.

  리포트 | 4페이지 | 1,000원 | 등록일 2008.02.18

  다운로드 장바구니
• 

  AVR Atmega128을 이용한 라인트레이서

  래치로부터 출력된 값은 ATmega128의 D포트와 LED로 각각 출력된다.※ 적외선 센서를 사용하는 이유는?빛은 크게 가시광선, 자외선, 적외선으로 나누어진다. ... 이 전압을 기준전압과 비교해서 비교기에서는 디지털 값인 0,1을 출력해서 이 값을 그대로 유지하기 위해 래치를 사용한다. ... 만능기판을 이용하여 실제 제작한 중앙처리 모듈의 사진은 아래와 같다.사진) 중앙처리부4-2.2.2 적외선 센서부.(1) 센서부 전체 모듈Atmaga128→발광부→라인→수광부→비교기→래치

  리포트 | 59페이지 | 5,000원 | 등록일 2007.11.11

  다운로드 장바구니
• 

  실험 / Gate와 Flipflop을 이용한 comparator & counter & 7-segment 구현

  Flop위의 그림은 에지 트리거 D 플립플랍이다. ... (Use the table in terms of clock, inputs, output)다음 테이블은 SR래치의 current input은 S,R 이고 current state는 Q ... 입력 펄스는 클록펄스나 그 밖의 다른 신호원으로부터 생길 수 있으며, 정해진 주operation when the initial condition is 2, 5, 7.- D Flip-

  리포트 | 18페이지 | 4,000원 | 등록일 2009.12.23

  다운로드 장바구니
• 

  컴퓨터를 이용한 계측실험

  이밖에도 D/A변환기를 선택할 때는 마이크로프로세서에 이를 인터페이스하는 경우를 고려하여 디지털 입력단에 데이터 래치 기능을 가지고 있는지가 중요한 요소가 되기도 하며, 기준전원을 ... D/A 변환기의 성능을 평가하는 요소에는 A/D변환기와 마찬가지로 변환시간, 분해능, 선형성 등을 고려한다. ... D/A 변환기의 변환시간(Conversion time)은 보통 안정 시간(Settling time)이라고도 하는데, 저항이나 OP-AMP등을 사용하여 단번에 변환하므로 A/D 변환기에

  리포트 | 16페이지 | 2,000원 | 등록일 2009.09.17

  다운로드 장바구니
• 

  [디지털 논리설계 실험]비동기식/동기식 카운터

  JK 래치(a) 논리도(b) 기호QJKQ(t+1)*************1111001101011011110(c) 진리표(d) 특성 방정식그림 8-7 JK 플립플롭그림 9-3 비동기식 ... 회로에 사용되는 JK래치 Review ?

  리포트 | 10페이지 | 1,000원 | 등록일 2006.04.25

  다운로드 장바구니
• 

  디지털논리회로실험 - 제 10장 플립플롭

  [그림 A] Level trigger 방식 블록도 [그림 B]Edge trigger 방식 블록도S QR Q'S QR Q'-1-2.2 RS 래치(Latch)RS Latch(비동기식 RS ... [그림 A]2.4 D플립플롭D 플립플롭은 RS 플립플롭의 개량된 플립플롭으로, 입력이 오직 하나뿐인 플립플롭이다.D(delay) 플립플롭은 현재 상태와 관계없이 D의 입력이 지연되어 ... D Flip Flop① NOR Gate를 사용하여 D latch를 [그림 A]와 같이 구성하고 입력D값에 따른 출력값을 [표 A]로 나타냄.

  리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08

  다운로드 장바구니
• 

  부울대수

  플립플롭의 여기표 정리0 1 1 0T F/F T0 1 0 1D F/F D0 d 1 d d ... D1 D2 D3 D4 D5 D6 D7출 력0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1x y z입 력3.2 조합 논리 회로(16)* 38 ... ) 회로10x y OR NOR 0 0 0 1 0 1 1 0 0 1 1 0 1 1 1 03.3 순차 회로(3)R-S 플립플롭 : 래치회로에 AND게이트를 추가하고 두 AND게이트에 클럭

  리포트 | 53페이지 | 1,500원 | 등록일 2007.03.26

  다운로드 장바구니
• 

  [일반물리학및실험]길이 및 곡률 반경 측정 예비+결과

  버니어캘리퍼스 같은 경우는 래치가 없기 때문에 측정하는 물체가 금속물체가 아닌 경우에는 물체를 얼마나 힘을 주느냐에 따라서도 변하게 된다고 생각되었다. ... 이때의 B와 D가 영점이 되었는지 확인한다. ... 나사의 피치(pitch)가mm인 것은 D를 두 바퀴 돌렸을 때 C가 1mm 진행한다.A?

  리포트 | 7페이지 | 1,500원 | 등록일 2009.07.16

  다운로드 장바구니
• 

  [논리회로] D 및 JK 플립플롭

  이론(1) D 래치- SR 래치에서 정의되지 않은 상태를 제거하기 위한 한 가지 방법은 확실하게 입력 S와 R가 동B 시에 1이 되지 않도록 하는 것이다.- D 래치는 2개의 입력, ... 되어 회를 세트상태, D가 0이면 출력 Q=0이되어 회로를 리셋상태로 만 든다.- D 래치는 내부 기억자치에서 데이터를 보유할 수 있는 능력을 갖고 있다.- D 래치의 데이터입력에 ... 그래픽 기호를 조사하여 설명하라.1레벨 트리거(래치)와 에지 트리거(플립플롭)의 구분D 래치 D 플립플롭{{⇒ 레벨 트리거 래치오른쪽에 출력, 왼쪽에 입력을 갖는 사각형 블록으로 표시된다

  리포트 | 9페이지 | 1,000원 | 등록일 2004.07.23

  다운로드 장바구니
• 

  AD 변환기 DA변환기

  ADC0800은 기준 입 력 전압을 위해서 R 네트워크의 저항 분압회로, A/D변환 제어 입출력과 내부 데이터 변 환을 제어 하는 제어 회로와 비교기, 출력 결과를 저장하는 래치로 ... D 변환방식(다) 적분형 A/D 변환방식(4) 실제 A/D 변환기의 구성? ... 다) 반전 가산형 D/A 변환기(라) 레더형 D/A 변환기(4) 실제 D/A 변환기의 구성?

  리포트 | 7페이지 | 1,500원 | 등록일 2007.11.30

  다운로드 장바구니
• 

  Integrated-Circuit Timers

  트리거링 되어졌을 때, 입력 트리거회로는 내부의 피드백 래치가 disable되도록 하여, 출력펄스가 발생하는 중에는 재-트리거링이 일어나지 않게 한다. ... 5-5에 의해 주어진다.s (5-5)따라서 한 사이클의 전체시간은 식 5-6에 의해 주어진다.s(5-6)주파수 f는 식 5-7에 의해 주어진다.Hz(5-7)듀티(duty) 사이클 D는

  리포트 | 7페이지 | 1,000원 | 등록일 2009.04.30

  다운로드 장바구니
• 

  [공학]8051을 이용한 single board computer

  그래서 보통 이 신호를 어드레스 래치의 래치 신호로 사용한다.** PROG : 외부 프로그램 메모리에서 데이터를 읽을 때 리드 신호가 된다. ... Memory and I/O Decoder : GAL16V8D? EEPROM : 24LC256, 32kb serial eepr 출력(X2)3) 데이터 버스 : U1(Ext. ... 외부 액세스 동작의 두 번째 스테이트 동안에는 이를 통하여 어드레스가 출력되므로 ALE 신호를 사용하여 이를 래치시켜야 한다.내부 ROM을 프로그래밍 하거나 Verify할 때는 이것이

  리포트 | 12페이지 | 2,000원 | 등록일 2006.10.15 | 수정일 2014.07.11

  다운로드 장바구니