"d래치" 검색결과 241-260 / 562건

• 

  마르셀 모스의 <증여론> 해부

  파푸아뉴기니 카웰카족도 포틀래치와 유사한 축제인 ‘모카’가 존재한다. 카웰카족의 빅맨(Big Man)이었던 d온카는 성공적으로 모카를 주최한 후에 이렇게 말한다. ... 그리고 그들의 증여체계는 포틀래치라 불린다. ... 그리고 받고 난 뒤에는 답례가 항상 뒤 따르는데 이러한 순환적인 고리로 영속되어지는 교환이 포틀래치이다.

  리포트 | 5페이지 | 3,000원 | 등록일 2014.04.18

  다운로드 장바구니
• 

  기계공작 측정 경북대 실험보고서

  버니어 캘리퍼스(단위 : mm)L _{1}L _{2}L _{3}L _{4}L _{5}10.1019.0520.959.9560.05D _{1}D _{2}D _{3}D _{4} ... 그러나 측정 시 나사압력이 과도하게 작용하면 접촉압력이 측정값에 영향을 미치므로 마이크로미터에 달려있는 압력조절 래치스톱(Ratchet Stop)을 이용한다.측정값을 읽는 방법은 우선

  리포트 | 9페이지 | 1,000원 | 등록일 2017.03.09

  다운로드 장바구니
• 

  1비트비교기및플리플랍

  .- SR, D및 JK플립플롭의 구성방법과 동작원리를 이해하고 D 및 JK 플립플롭의 실험을 통하여 플립플롭에 대한 동작특성을 확인한다.3. ... SR 래치는 일반적인 플립플롭과는 달리 클럭 펄스가 없어도 입력만에 의해 출력의 상태가 결정되고, 모든 플립플롭은 SR 래치를 기본소자로 하여 구성된다. ... 그림은 2개의 NAND게이트로 구성된 SR 래치와 진리표이다bar{S}bar{R}Q11불변10001100금지회로진리표SR래치는 입력bar{S}와bar{R}및 상반된 출력 Q와bar{

  리포트 | 9페이지 | 1,000원 | 등록일 2012.12.04

  다운로드 장바구니
• 

  JK Flip Flop 과 클락 생성

  관련이론- JK Flip-FlopJK 플립플럽은 RS 래치에서 금지된 입력(RS 래치에서 RS='11')을 토글로 바꾸어 동작하도록 만들어진 플립플럽이다. ... .- RS Latch, RS Flip-Flop, D Flip-Flop과 JK Flip-Flop의 차이점을 이해하고 각 Flip-Flop의 특징을 설명할 수 있다.- NE555 Timer를 ... Trailing Edge 부분에서의 출력 값을 측정하여 Trailing Edge 변화에 따른 동기식 JK Flip-Flop 역할 수행 여부를 확인한다.- 실험 전 예비보고서를 준비할 때 D

  리포트 | 8페이지 | 1,000원 | 등록일 2016.04.12

  다운로드 장바구니
• 

  전자계산기구조 핵심요점정리(직접작성한내용)

  D플립플롭:입력D 그대로 출력DQ(t+1)설명000출력 (D값)111출력 (D값)? 마스터-슬리브 플립플롭: 출력 측의 일부가 입력 쪽으로 들어오는 레이스 현상 방지? ... 순서논리회로:조합논리회로+플립플롭(기억기능)1) 플립플롭(래치):1비트를 저장할 수 있는 기억소자 예)4bit레지스터 = 플립플롭4개필요2) 피드백을 가짐3) 클록 펄스를 가짐4) ... 반감산기 => 반가산기1개+NOT게이트B=X'Y (반가산기 C값의 X에 NOT만 취하면 같음)D=X xor Y?

  리포트 | 7페이지 | 1,000원 | 등록일 2016.11.30

  다운로드 장바구니
• 

  07각종래치와 플립플롭 1 예비

  순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들 의 기본 동작, 회로 구성 및 기능표를 이해한다.2. ... [그림 4-4] D 플립플롭D = 'L'클럭 동기 RS 플립플롭의 S=L R=H 인 경우와 같게 되어 Q=L Q'=H가 된다.D = 'H'클럭 동기 RS 플립플롭의 S=H R=L인 ... [표 4-1] NOR 게이트 RS 래치 동장2)NAND 게이트를 이용한 RS Latch[그림 4-2] NAND 게이트를 이용한 RS 래치R = 'L'S = 'H'R = 'L' 이므로

  리포트 | 5페이지 | 1,000원 | 등록일 2012.11.06

  다운로드 장바구니
• 

  아주대 논회실 논리회로실험 실험6 결과보고서

  -실험 이론-Latch(래치)래치는 비동기 기억소자로서 하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다. ... -실험에 대한 고찰이번 실험은 플립플롭을 회로로 구성하고 동작을 이해하는 실험이었는데, 래치와 플립플롭의 차이점은 래치는 클럭이 아닌 다른 입력과 같은 것으로 출력을 결정하는 것이고 ... -D F/F위 회로를 브레드보드에 구현한 결과D=0 C=1 Q(t)=0D=1 C=1 Q(t)=1DCQ(t)010111x0Q(t-1):실험 결과가 예비보고서의 실험 예상과 일치한다.

  리포트 | 9페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

  다운로드 장바구니
• 

  디지털실험 9 예비 플리플롭의 기능

  디지털 실험 예비보고서실험 9.플리플롭의 기능실험 목적래치회로의 기능을 이해하고 R-S 플립필롭의 구조와 동작원리를 이해한다.D, JK 플립플롭의 동작을 이해한다.이론(1)R-S(Reset-Set ... 다음 회로를 구성하여 A, Q의 관계를 진리치표를 구성하고 래치의 기본을 설명하라. ... Latch와 D Flip-flop-D latch와 D flip-flop은 단일입력(D:데이터)을 갖고 있지만 출력은 두 개다.

  리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  외부 메모리 인터페이스 예비보고서 마이크로컨트롤러

  핀35~핀42) : 외부 메모리 상위주소 버스로 사용된다.③ ALE(Address Latch Enable, PG2, 핀43) : 외부메모리에 접근할 때 PA에서 출력되는 하위주소값을 래치할 ... 한편, D0~D7은 MCU 모듈의 C 포트인 AD0~AD7까지에 연결하고, A8~A15는 MCU 모듈의 A포트인 A8~A15에 직접 연결하면 된다.(4) 구동 프로그램 : 사전 지식외부 ... MCU 모듈의 D 포트를 TEXT LCD 모듈의 데이터 버스 포트로 연결한다. MCU 모듈의 B포트는 TEXT LCD 제어 신호로 연결한다.

  리포트 | 18페이지 | 1,000원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  플립플롭과 카운터

  입력은 P1011=>D래치는 입력이 low이면 출력도 low이고 입력이 high이면 출력도 high 이고 2번 실험과 마찬가지로 enable 입력이 high일 때만 D값이 영향을 미치게 ... 출력단자는 직접 접지 또는 +5V에 접속하면 IC가 파손되므로 주의하라.SRQQ-1*************1000금지=> NAND 게이트로 구성된 래치 회로이다.이 회로에 대한 동작은 ... 결론적으로 NAND 게이트로 구성된 래치 회로에서는 입력 S와 R이 active-low 신호로 동작하여, SR=11일 때는 회로의 출력 Q가 변하지 않으며, S를 0으로 하면 세트(

  리포트 | 12페이지 | 2,000원 | 등록일 2013.12.01 | 수정일 2014.05.28

  다운로드 장바구니
• 

  전자공학실험1 실험 9장 결과보고서 : 래치와 플립플롭

  D 래치에 대한 논리회로를 이해하고, 각 래치에서 출력을 예측할 수 없는 경우를 분석한다. ... -전자공학실험1 결과보고서-9장 래치와 플립플롭실험날짜 : 2012년 5월 25일 금요일제출일자 : 2012년 6월 1일 금요일담당교수 :조원 :이름 :9.1 실험목적- SR 래치와 ... [그림 9.11] D latch의 동작8) [그림 9.12]와 같이 D latch 입력 D와 C를 같은 값으로 하는데 C 입력 앞에 설정 시간 이내의 강제지연을 두면 D 입력이 1→

  리포트 | 7페이지 | 1,000원 | 등록일 2013.01.31

  다운로드 장바구니
• 

  양극성 및 관련장애

  양극성 장애의 치료1) 입원치료 VS 외래치료(1) 주요우울삽화: 주요우울장애의 입원/왜래치료 기준에 준함(2) 조증 또는 혼합양상? 주요우울장애의 입원기준에 준함? ... 5진단기준(요약)A2년 이상 경조증 삽화와 가벼운 우울증상 반복(소아는 1년)B2년간 증상이 없었던 것은 2개월 미만F현저한 기능장해 또는 고통C~E배제진단-C: 다른 기분장애, D: ... 양극성 장애 Ⅱ형의 DSM-5진단기준(요약)A.B.1회 이상의 주요우울삽화 & 1회 이상의 경조증 삽화C.조증 삽화를 겪은 적이 없어야 함D.조현정동장애, 조현병/조현양상장애, 망상장애

  리포트 | 21페이지 | 8,500원 | 등록일 2018.07.25

  다운로드 장바구니
• 

  아주대 논회실 논리회로실험 실험6 예비보고서

  실험 이론-Latch(래치)래치는 비동기 기억소자로서 하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다. ... .- R-S Flip-Flop과 변형형인 D Flip-Flop, J-K Flip-Flop를 구성해보고 동작특성을 이해해본다.2. ... 이와 같이 두 개의 상태를 갖는 회로를 쌍안정 회로(bistable-circuit)라고 한다.플립플롭의 종류에는 R-S(Reset-Set), D(Data), T(Toggle), J-K

  리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

  다운로드 장바구니
• 

  전자공학실험1 예비(9장)

  래치와 플립플롭]( 개 정 판 )실험 9. 래치와 플립플롭목적SR 래치와 D 래치에 대한 논리회로의 이해. 각 래치에서 출력을 예측할 수 없는 경우를 분석. ... D latch래치에서 S와 R이 동시에 1 이 되는 문제를 해결하고 D의 입력이 C 가 High가 되는 시간에 지연되어 출 력 Q에 전달되도록 한다.4. ... D latch① 회로를 연결해 입력 D와 C의 조합을 통해 출력값을 얻는다.

  리포트 | 8페이지 | 1,000원 | 등록일 2012.04.08

  다운로드 장바구니
• 

  [ AVR ]과 [ ATmega128 ] 요약

  시 출력용으로만 사용 ∙ 외부 메모리 사용 시 상위 (H) 비트 (8~15)Presentation Title Name or Logo 04 03 Atmega128 Port Port D ... 풀업저항 내장 ) ∙ JTAG ∙ ADC 입력 ( 입력 채널 0 ~ 3) ∙ 5 비트 양방향 입출력 ( 내부 풀업저항 내장 ) ∙ RTC 타이머 / 카운터 0 ∙ 외부 메모리 주소 래치

  리포트 | 22페이지 | 1,500원 | 등록일 2018.04.08

  다운로드 장바구니
• 

  플립플롭

  이론 내용(1) RS 플립플롭(RS-flip flop)래치는 어떤 입력레벨에 의해서 제어되는데 플립플롭은 클록 입력이라고 불리는 트리거 신호에 의해서 제어됩니다. ... D형 플립플롭은 클록입력이 0에서 1로 바뀔 때 D입력의 상태를 저장(기억)하게 됩니다. ... (D-flip flop)D형 플립플롭도 RS형 플립플롭과 같이 클록입력이라고 불리는 트리거 신호에 의해 제어됩니다.

  리포트 | 11페이지 | 1,500원 | 등록일 2016.11.08 | 수정일 2016.11.10

  다운로드 장바구니
• 

  실험 9. Counter(예비)

  플립플롭보다는 D래치와 비슷하게 동작한다. ... 입력들은 기록 인에이블 입력이 추가된다는 점을 제외하면 ROM과 유사하고 WE가 활성화되면 데이터 입력이 선택된 메모리 위치에 저장된다정적 RAM에서 메모리 위치는 에지트리거되는 D ... 이는 WE입력이 활성화될 때마다, 선택된 메모리 위치의 래치가 ‘열리고’ 입력 데이터가 래치로 흘러 들어간다는 것을 의마한다.

  리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

  다운로드 장바구니
• 

  Positive edge triggered master-slave D flip flop 설계보고서

  위의 시뮬을 살펴보면 앞서 래치회로 9장을 실험하면서 어느정도 배웠듯이 PRESET과 CLEAR에 따라서 HIGHT과 LOW로 바뀔 때 출력값 Q와 Q바가 서로 반대로 펄스파가 나오고 ... flip flop 시뮬레이션/결과a.논리 회로도Master-slave D flip-flop이 positive edge triggered D flip-flop의 특성을 가지고 작동을 ... 설계 제목 - Positive edge triggered master-slave D flip flop ?

  리포트 | 3페이지 | 1,000원 | 등록일 2014.06.03

  다운로드 장바구니
• 

  EDIYA 이디야커피 브랜드분석/ 이디야 마케팅 STP,4P전략분석/ 이디야 SWOT분석및 향후전략제안

  플래치노요거트와 우유와 과일 얼음을 혼합한 요거트 플래치노와 에스프레 소로 만든 플래치노, 초콜렛으로 만든 플래치노, 과일로 만든 플 래치노가 있다.? ... 특히 외국 커피의 경우의 동서식품과 매일우유등과의 R&D협약을 통해 대부분의 재료를 일괄 공급받고 있다.

  리포트 | 31페이지 | 6,000원 | 등록일 2014.09.03

  다운로드 장바구니
• 

  부경대 기계자동차공학과 마이크로프로세서 응용 및 실험 실험과제 1

  ----------------------------------------------------------------void delay(int d1, int d2){int i,j;for ... 상태를 수정한 후 다시 PORT 래치에 기록하는 것이 된다.? ... 이 명령은 I/O핀의 H/L 상태를 읽어드리는데, 출력으로 설정된 경우에는 PORT 래치의 H/L 상태가 I/O핀에 출력된 것을 읽어 드리므로 결과적으로는 PORT 래치의 상태를 수정한

  리포트 | 17페이지 | 2,000원 | 등록일 2012.12.24

  다운로드 장바구니