"자일링스" 검색결과 41-60 / 114건

• 

  시립대 전전설2 [1주차 결과] 레포트

  단순히 4단의 전가산기를 연결하면 되므로 간편하지만 아랫단의 계산이 완료되어야만 그 Carry를 .XOR_GATE의 출력을 확인해라1) 자일링스를 키고 자일링스에서 New Project ... 이번 실험에서는 AND 게이트와 Half adder, Full adder, Ripple Carry Full adder등을 자일링스를 이용하여 설계하고 설계한 각각의 소자들를 키박스와

  리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  xilinx

  자일링스의 Fabless 혁신목차 1. 회사 소개 2. 팹리스 반도체 산업의 특징 3. 팹리스 반도체 산업의 현황 4. 팹리스 방식이 주목받는 이유 5. ... 다만 제조는 주문 생산 공장이라고 불리는 외부의 반도체 제조업체에 주문한다 .회사 소개 회사명의 기원 자일링스 (Xilinx) 이름은 FPGA 을 나타냄 : 두개의 X 는 논리 클러스터를 ... 창립자는 Xlinx 라는 이름이 마음에 들지 않아서 ' i ' 를 추가했고 그래서 자일링스 (Xilinx) 가 되었음 1984 년 설립 ' 프로그래머블 로직 솔루션 (Programmable

  리포트 | 13페이지 | 3,000원 | 등록일 2012.01.28

  다운로드 장바구니
• 

  팅크웨어 아이나비 자소서

  HDL 설계 과목에서는 Verilog를 사용하여 FPGA칩이 내장된 자일링스 키트의 seven segment, dot matrix, key pad, led 등 간단한 작업과 다양한

  자기소개서 | 2페이지 | 3,000원 | 등록일 2019.08.12

  다운로드 장바구니
• 

  디시설 - 기본적인 디지털 논리회로 설계

  자일링스 ISim의 테스트 벤치에서 입력 신호 A, B, C에 대한 Stimulus를 입력하거나, 알테 라 시뮬레이터의 vwf에서 시뮬레이션 입력 신호 A, B, C에 대한 파형을

  리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

  다운로드 장바구니
• 

  01-논리회로설계실험-예비보고서

  .- CPLD : 자일링스 社의 CoolRunner 및 XC9500, 알테라 社의 MAX- FPGA : 자일링스 社의 Virtex 및 Spartan, 알테라 社의 Stratix.

  리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

  다운로드 장바구니
• 

  시립대 전전설2 [5주차 예비] 레포트

  이렇게 기 때문에 자일링스에서 동기화를 시킬 때 오류가 나는 것을 확인이 가능하다.

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)7주차결과

  Xilinx프로그램을 만든 자일링스라는 회사는 PGA(Programmable Gate ArrayPLD(Programmable Logic Array)를 생산하는 반도체회사이다. xlinx라는 ... 많이 사용되는 카운터 회로의 기초적인 부분에 대해 알 수 있는 실험이었다. 2번 실험의 경우 코딩하는데 있어서 자일링스의 비동기식 신호의 제한적 요소에 대해 알 수 있는 실험이었고 ... 특히 1번의 경우 각각의 state를 parameter를 이용하여 구현해 볼 수 있는 실험이었기 때문에 자일링스에 대한 코딩 스킬을 더 배울 수 있는 실험이었고 2번의 경우 일상에서도

  리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)2주차결과

  실험에 있어서 자일링스 숙달 및 COMBO 상자의 FPGA를 익힐 수 있는 실험이었다.Ⅵ. ... 실험에 있어서 FPGA를 이용하여 자일링스에 설정해놓았던 핀 번호들과 동기화시켜 소프트웨어에서 작동했던 것을 하드웨어적으로 작동시켜보았다. ... Xilinx프로그램을 만든 자일링스라는 회사는 PGA(Programmable Gate ArrayPLD(Programmable Logic Array)를 생산하는 반도체회사이다. xlinx라는

  리포트 | 15페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴

  Post-Lab Report- Title: Lab#02_HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴 -담당 교수담당 조교실 험 일학 번이 름목 차< 초록 (Abstract) >1. Introduction (실험에 대한 ..

  리포트 | 23페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  Combinational Logic Design ⅠArithmetic Logic and Comparator

  Pre-Lab Report- Title: Lab#04_Combinational_Logic_Design_Ⅰ@ Arithmetic_Logic and Comparator-담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개)가. Purp..

  리포트 | 17페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  TTL gates Lab on Breadboard

  Pre-Lab Report- Title: Lab#01_TTL gates Lab on Breadboard -담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개)가. Purpose of this Lab나. Essential Backg..

  리포트 | 12페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  Sequential-Logic-Design-Ⅰ-Flip-Flop, Register and SIPO

  Post-Lab Report- Title: Lab#06 Sequential_Logic_Design_Ⅰ@ Flip-Flop, Register and SIPO -담당 교수담당 조교실 험 일학 번이 름목 차< 초록 (Abstract) >1. Introduction (실험에 ..

  리포트 | 21페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  Application-Design-Ⅰ-7-segment and Piezo-Control

  Post-Lab Report- Title: Lab#08 Application_Design_Ⅰ@ 7-segment and Piezo_Control -담당 교수담당 조교실 험 일학 번이 름목 차< 초록 (Abstract) >1. Introduction (실험에 대한 소개)..

  리포트 | 28페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  Combinational-Logic-Design-Ⅱ-Decoder, Encoder and Mux

  Post-Lab Report- Title: Lab#05_Combinational_Logic_Design_Ⅱ@ Decoder, Encoder and Mux-담당 교수담당 조교실 험 일학 번이 름목 차< 초록 (Abstract) >1. Introduction (실험에 대한..

  리포트 | 19페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  Sequential-Logic-Design-Ⅱ-FSM and Clocked-Counter

  Post-Lab Report- Title: Lab#07 Sequential_Logic_Design_Ⅱ@ FSM and Clocked_Counter-담당 교수담당 조교실 험 일학 번이 름목 차< 초록 (Abstract) >1. Introduction (실험에 대한 소개)..

  리포트 | 25페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  Verilog HDL

  Post-Lab Report- Title: Lab#03_Verilog HDL -담당 교수담당 조교실 험 일학 번이 름목 차< 초록 (Abstract) >1. Introduction (실험에 대한 소개)가. Purpose of this Lab나. Essential Bac..

  리포트 | 77페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  Sequential Logic Design Ⅰ Flip-Flop, Register and SIPO

  Pre-Lab Report- Title: Lab#06 Sequential_Logic_Design_Ⅰ@ Flip-Flop, Register and SIPO -담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개)가. Purpose o..

  리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  Combinational Logic Design Ⅱ Decoder, Encoder and Mux

  Pre-Lab Report- Title: Lab#05_Combinational_Logic_Design_Ⅱ@ Decoder, Encoder and Mux-담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개)가. Purpose of ..

  리포트 | 16페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  Sequential Logic DesignⅡFSM and Clocked Counter

  Pre-Lab Report- Title: Lab#07 Sequential_Logic_Design_Ⅱ@ FSM and Clocked_Counter-담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개)가. Purpose of this..

  리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  Verilog HDL

  Pre-Lab Report- Title: Lab#03_Verilog HDL -담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개)가. Purpose of this Lab나. Essential Backgrounds (Required..

  리포트 | 57페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니