"Clocking Blocks" 검색결과 41-60 / 263건

• 

  시립대 전전설2 [7주차 결과] 레포트

  다음상태를 결정하는 조합회로 블록, 현재상태를 저장하는 순차회로 블록, 출력값을 결정하는 조합회로 블록으로 구성이 된다. ... (장비 검증은 안함)0 에서 9 까지 count 한 후에 cnt=9 가 되면 cnt는 0으로 초기화 하는 동시에 분주 클럭 펄스 생성Clock pulse code 해석//변수 선언/ ... , 현재상태를 저장하는 순차회로 블록, 출력값을 결정하는 조합회로 블록으로 구성됨 출력이 현재상태로만 결정되는 Moore 머신과 출력이 현재상태와 입력에 의해서 결정되는 Mealy

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  A+ 디지털 시스템 실험 Latch & Flip-Flop <6주차 결과보고서>

  Clock이 각각의 Clock 입력에 연결 되어 있지 않고, 모듈의 출력값들이 Clock에 연결이 되어있는 Asynchronous counter로 구성 하였다. ... [그림 2]에서 보이는 것은 리셋이 있는 블록 다이어그램이다. [그림 3] 상승 엣지이고 CLR가 1일 때 동작하는 모습을 보여주고 있다. ... SR Latch를 이용하여 D-Type Positive-Edge-Triggered Flip-Flop을 설계[그림 2] D Flip-Flop 블록 다이어그램 (입력 : D,CLK,CLR

  리포트 | 11페이지 | 1,500원 | 등록일 2017.07.05

  다운로드 장바구니
• 

  <컴퓨터공학 - 디지털공학개론> 1. 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오. 2. 4가지 기본형 레지스터의 분류에 속하는 IC들을 정리하시오.

  디지털 시계에 안정적인 클록(Clock)을 제공 할 목적으로 설계되는 회로분주회로 ? ... 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정디지털시계의 블록 다이어그램발진회로▶분주회로▶카운터회로▶디코더회로▶표시회로발진회로 ?

  방송통신대 | 5페이지 | 10,000원 | 등록일 2016.12.15

  다운로드 장바구니
• 

  아주대학교 논리회로 실험 설계 예비보고서

  이 구조는 아래 Block Diagram으로 정리되어 있다.Board상에 존재하는 두 Key switch를 이용하여 일반적인 Stopwatch를 구성해야 한다. switch0(key0 ... 이와 다르게 switch1 RESET/LAP은 (1) Clock dividing part와는 상관 없이 7-segment의 출력부분에 해당하는 Clock을 정지시켜야 한다. ... 우측 회로도의 IC 7490은 5MHz의 Clock을 받는다.

  리포트 | 10페이지 | 2,000원 | 등록일 2016.06.14

  다운로드 장바구니
• 

  임베디드프로그래밍_프로젝트

  (PWM)- Timer 설정에서 내장된 비동기식 설정으로 Register overflow방법과 동기식 Compare Match방법을 이용, 그리고 내장된 분주기를 이용하여 원하는 Clock을 ... 블록 움직임 조작- 방향키 조작이 입력될 때마다 블록이 움직이는 라인을 기준으로 계속해서 움직임을 재 출력- 좌, 우로 움직일 때는 벽으로 넘어갈 수 없도록 배열로 값을 지정하여 블록과 ... 테트리스 동작- 시작과 동시에 0.5초 간격으로 블록은 자동으로 내려오기 시작한다. 4방향의 방향키와 최종적으로 블록을 내리는 키를 이용하여 조작 가능하다.2.

  리포트 | 6페이지 | 1,000원 | 등록일 2017.12.16

  다운로드 장바구니
• 

  CPU에 대해(컴퓨터레지스터,산술논리연산장치(ALU),컴퓨터명령어,CISC와RISC)

  Load n Clock Load t t+1 (a) 블록도 (b) 타이밍도 그림 6-3) P=1 일 때 R2 로부터 R1 으로의 전송6.1 컴퓨터 레지스터 Ⅰ 레지스터 종류 Ⅱ 레지스터 ... 레지스터 집합 산술 논리 연산장치 그림 6-1) CPU 의 구성요소6.1 컴퓨터 레지스터 R1 MAR 15 0 (a) 레지스터 R1 (b) 비트 수의 표시 그림 6-2) 레지스터의 블록도 ... P : R1 R2 목적지 레지스터 근원지 레지스터 제어함수6.1 컴퓨터 레지스터 Ⅰ 레지스터 종류 Ⅱ 레지스터 전송 Ⅲ 공통 버스 구조 병렬 전송 제어 장치 R1 R2 Clock P

  리포트 | 40페이지 | 1,000원 | 등록일 2018.04.17

  다운로드 장바구니
• 

  전파통신실험 보고서입니다.

  Data Clock Frequency ; 2kHz4. Data Clock Frequency ; 5kHz5. Carrier Frequency를 1kHz로 조정6. ... 비동기 검파는 위상의 정보를 이용하지 않는 검파 방식이기 때문에, PSK에는 쓸 수가 없다는 뜻이다.7) PSK 복조에 사용되는 회로 블록을 설명하라. (10점)PSK Signal을 ... Data Clock Frequency ; 1kHz[CH1(Yellow) ; PRBS(Date Input) signalCH2(Purple) ; Modulated PSK signal]3

  리포트 | 6페이지 | 1,000원 | 등록일 2015.11.25

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 FinalProject [A+]

  LED[3]=0;endelse if ((EN_GAME==1)&(GAME_start==1)&(GAME_end==0))begin//------------------------------블럭 ... one shot 설정‥‥‥‥‥‥‥‥4-7- Verilog Code : Text LCD code 및 Data 출력 설정‥‥‥‥‥‥‥8-36- Verilog Code : Digital Clock ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥37-48- Verilog Code : Digital Clock Control 및 one shott 설정‥‥‥‥49-54- Verilog Code : StopWatch

  리포트 | 82페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  PSoC4 를 사용한 미니액자 만들기

  block #1 … 처럼 프로텍션을 풀기 위해 18개의 블록 번호를 차례로 송신하는 것을 알 수 있다.그럼 스팩에서 블록 프로텍션을 찾아보면 그림19 처럼 나와있다. ... 소스1은 각 블록에 걸려있는 프로텍션을 푸는 소스이다.// remove protectionfor (i=0i0i--) {Flash_SPI_1_SpiUartWriteTxData(block_protection ... block #0 ?

  리포트 | 20페이지 | 1,000원 | 등록일 2017.11.21 | 수정일 2019.03.17

  다운로드 장바구니
• 

  디지털실험 - 실험 12. 쉬프트 레지스터 예비

  병렬입력을 직렬로 출력하는 기능에도 사용되고 저장된 정보를 클럭펄스에 따라 좌, 우로 이동시키는 쉬프트 레지스터로도 사용할 수 있다.레지스터는 디지털 시스템에서 매우 중요한 논리블럭이다 ... (Clock의 수 1~8)(4) A를 low로 하면, 입력에 low가 가해진다.(5) 단일펄스를 8번 인가하여 8개의 출력상태를 기록하라. ... 데이터 입력 스위치 S1의 출력을 SI단자(직렬 입력단자)에 연결하고 누름 스위치(push on/release off) 출력을 CLOCK에 접속하라.

  리포트 | 19페이지 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  수레-진자(도립진자)시스템 모델링및 매트랩 시뮬링크

  조작 불가능이므로 위의 설계에서는 변수의 값들을 저장하여 MATLAB에서 그릴 수 있는 To Workspace블록을 첨가 시간변수의 값이 필요하므로 Clock 블록의 출력을 To ... 시스템 모델링 부 : Mux, Fcn 출력부 : Clock, Scope, To Workspace입력부분 설계입력부를 고려해보면 이 시스템의 제어 목적은 수레가 움직이면서 막대가 계속 ... 진자의 움직임을 나타내는 동력학 식(7.4)와 (7.5)를 설계해야함 필요한 블록이 Nonlinear라이브러리 블록의 Fcn과 MATLAB Fcn 블록이다.

  리포트 | 15페이지 | 1,000원 | 등록일 2013.12.03

  다운로드 장바구니
• 

  <컴퓨터 구조 및 설계>4장 프로세서(Data path & Mapping Control) 요약정리

  Ex) D형 플립플롭Clocking Methodology(클러킹 방법론)신호를 언제 읽을 수 있고 언제 쓸 수 있는 지를 정의Edge-triggered clocking 방법론 . ... 기능 코드 값이 ALU 제어 입력을 결정하는 데 쓰인다.The Main Control UnitDatapath With Control=> 제어선은 파란색으로 표시되었고 ALU 제어 블록이

  리포트 | 23페이지 | 1,000원 | 등록일 2019.07.29 | 수정일 2019.08.13

  다운로드 장바구니
• 

  6. DC모터 RPM 측정

  : "with Continous SampleSample Clock Vi는 Control object 로, 수행하고자 하는 task의 Input이 된다.쉽게 표현하면, 얼마만큼의 작업량을 ... Read VI 로써, 입력한 Task로부터 오는 신호를 측정하는 output VI이다.쉽게 표현하면, 얼마만큼의 작업량을 읽어낼 것인가를 보는 VI 라고 볼 수 있다.Sample Clock ... diagram에 전달한다.Block diagram Object를 구성하면 Front Panel에 Object들이 형성되는데,Front panel 의 object는 block diagram

  리포트 | 12페이지 | 1,000원 | 등록일 2014.11.12

  다운로드 장바구니
• 

  A+ 디지털 시스템 실험 Sequential Circuit 설계 및 구현 <7주차 예비보고서>

  [그림 4] UP/DOWN 카운터 블록 다이어그램[그림 5] UP/DOWN 카운터 Timing Diagram실험방법1. ... 동기식 UP/DOWN 카운터를 설계한다.- Input : Clock, Reset, UP/DOWN selector- output : 7-segment2.

  리포트 | 4페이지 | 1,000원 | 등록일 2017.07.05

  다운로드 장바구니
• 

  Cortex-m3계열의 STM32F103을 처음 사용하기 위한 초기화 및 기본 레지스터 설정 방법 프리젠테이션

  STM32F103 초기화 및 설정 3.1 STM32F103 초기화 Block Diagram RCC 설정 시작 FLASH 설정 NVIC 설정 Peripheral Clock 설정 GPIO ... STM32F103 초기화 및 설정3.5 Peripheral Clock 설정 STM32F103 에서 사용하는 Peripheral 장치만 Clock 을 공급 Peripheral Clock ... STM32F103 초기화 및 설정3.3 Flash Access Latency Setting STM32F103 에는 64kByte 의 Flash Memory, Internal Clock

  리포트 | 19페이지 | 2,000원 | 등록일 2014.01.16

  다운로드 장바구니
• 

  디지털시스템실험, Verilog를 이용해 BCD to 7 segment를 통한 계산기 설계 및 구현, FPGA보드 결과 포함

  Clock을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현3. ... 가산기와 연결하여 계산결과를 표현하는 7-segment 계산기 구현실험결과7-segment 블록 다이어그램을 보면 먼저 4bit의 input을 입력받아서(0~15까지 표현가능) 이를

  리포트 | 5페이지 | 2,000원 | 등록일 2015.12.05 | 수정일 2018.05.23

  다운로드 장바구니
• 

  통신실험 예비 11

  다음 그림은 DM Encoder와 Decoder의 block diagram이다.3. ... Adjust the FREQUENCY knob in the MASTER CLOCK section of the Clock Generator to obtain a 64 KHz clock ... Explain the operation of the Delta / CVSD Encoder in the DELTA mode.Encoder의 첫 번 째 block은 비교기이다.

  리포트 | 4페이지 | 1,000원 | 등록일 2014.12.05 | 수정일 2014.12.19

  다운로드 장바구니
• 

  ARM9-15 (컴퓨터 구조)

  인용한 인터넷 자료의 출처는 인용한 부분에 따로 기술되어 있다.SPEC 비교.ARM Cortex-A9ARM Cortex-A15CPU Clock0.8GHz ~ 2GHz1.0GHz ~ ... _Toc417324731" 2.2Pipelining & ALU & FPU PAGEREF _Toc417324731 \h 4 Hyperlink \l "_Toc417324732" 2.3Block ... _Toc417324733 \h 7그림 목차 TOC \h \z \c "Figure" Hyperlink \l "_Toc417324763" Figure 1 ARM Cortex A15 Block

  리포트 | 8페이지 | 1,500원 | 등록일 2015.06.25

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험10 예비보고서

  오른쪽 그림의 D/A변환기 블록도에서 나타내고 있는 바와 같이 변환기는 저항회로망(resistornetwork)과 가산증폭기(summing amplifier)로 분류된다. ... 오른쪽 그림에 A/D변환기의 블록도를 나타내며, 이 A/D 변환기의 아날로그 입력전압의 범위는0[V]에서 3[V]이다. 2진출력은 2진의 0000에서 1111로 된다. ... 0은 CLKA와 같고, Clock 1은 CLKB와 같은 기능의 Pin입니다.BCD Counter로 동작시킬 경우 출력 Q0를 Clock 1(=CLKB)과 연결하면 "0000"에서"

  리포트 | 10페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

  다운로드 장바구니
• 

  실험6결과 Latch&FF

  앞선 실험에서 만들어 본 3가지 Latch가 RAM의 기본 블록이 된다. 위 회로에서 OE는 Enable역할을, In은 Clock과 같은 역할을 한다. ... 노란색이 Clock 신호이고, 초록색이 R-S F/F를 통과한 신호이다. Clock이 상승할 때에만 초록색 신호의 변화가 나타남을 알 수 있다. ... Enable과 Clock 신호를 조종하는 CP입력의 상승 엣지에서 그 출력이 변화하게 된다.

  리포트 | 7페이지 | 3,000원 | 등록일 2014.05.13

  다운로드 장바구니