"Clocking Blocks" 검색결과 121-140 / 263건

• 

  [마이크로프로세서] atmega 128을 이용한 설정 가능한 시계, 밝기조절, 온도표시 설계(도트매트릭스 하드웨어설계, 소프트웨어 코드 포함)

  & Temperature sensing systemContentsContents설계 목적1설계 사양1설계 과정1Block diagram1Flow chart2온도 계산3CdS 이용 ... 조절3∼4PCF8563 circuit4회로도5결과고찰 및 분석6후기6참고자료6Firmware source code7∼16Clock & Temperature sensing system ... 20091126Micro processorClock & Temperature sensing systemDepartment of Electronics & Information, SNUT2009.11.26Clock

  리포트 | 18페이지 | 5,000원 | 등록일 2011.03.29

  다운로드 장바구니
• 

  [마이크로프로세서실험] ADC 예비보고서

  아래 그림8이 우리가 사용할 ATD module의 block diagram인데, 그림을 보면서 간단히 설명하자면, AN0/PAD0 ~ AN7/PAD7 은 아날로그 또는 디지털 입력 ... 이 계수기는 변환을 시작할 때 Reset되고 각 Clock이 사이클마다 1씩 증가하는 구조를 갖는다. 비교기는 D/A Convr에 가장 널리 사용되고 있다. ... 설정할 수 있는 레지스터이다.A/D Resolution Select(SRES8) 값이 0이면 10bit, 1이면 8bit의 해상도를 갖게 되며 그 외 세부 내용은 아래와 같다.ATD Clock

  리포트 | 12페이지 | 1,500원 | 등록일 2012.05.30

  다운로드 장바구니
• 

  PID제어예비

  모터를 구동할 수 있도록 한다.도립진자의 카트 위치 신호와 진자각도 신호를 입력 받기 위하여 Encoder 블록을 연결한다.Clock 블록과 Switch 블록은 일정한 시간의 경과후에 ... Limiter 블록 앞에PID 1과 PID 2 블록에서의 출력을 합하여 들어 갈 수 있도록 구성하고 Limiter 블록을거쳐 Analogue Output 블록으로 들어가 도립진자 시스템의 ... 실험블록 구성이 끝나면 각 블록의 설정을 한다. 우선 PID 1, PID 2 블록은 [그림 12.7]과[그림 12.8]과 같이 설정한다.

  리포트 | 13페이지 | 1,000원 | 등록일 2011.06.22

  다운로드 장바구니
• 

  신호등 전자공학실험 III 설계~ PPT

  해결책 ) 팀원 각각이 맡은 부분을 지고 회로 구성을 하도록 하여 실수를 줄이도록 하였다 . ② 문제점 ) 주의등을 제작 시 단순히 Clock 만을 노랑색 LED 에 입력하고 보니 ... 향후 계획Block diagram1. 전체 시스템의 Block Diagram 2. Upgrade 및 수정된 내용 3. 단위 block 들의 설계 내용 및 결과 4. ... 전체 시스템의 Block Diagram 2. Upgrade 및 수정된 내용 3. 단위 block 들의 설계 내용 및 결과 4. 발견 된 문제점 및 해결 방법 5.

  리포트 | 20페이지 | 4,000원 | 등록일 2009.12.16

  다운로드 장바구니
• 

  디지털시계 발표자료

  디지털 전자 시계 (시계, Stop watch, 요일)-구성 설명 및 제작기목 차디지털 시계 개요 블록 다이어그램 요점 부분 설명 추가 기능/보완 점 완성 사진1. ... 디지털 시계 개요일정한 Clock 발생된 Clock을 나눔 나눠진 신호를 초, 분, 시 단위로 카운트 각 단위 별로 7 segment 에 출력 시 단위를 이용 오전/오후10M Hz1 ... Block diagram( Sec part )1 HzBlock diagram( Min part )7-segment decoder1 min 7-segmentMin adjustment

  리포트 | 31페이지 | 1,000원 | 등록일 2007.12.10

  다운로드 장바구니
• 

  ATmega128 을 이용한 잔상 텍스트 디스플레이 ( 코드포함)

  Clock select (CS0 2:0)모터의 속력을 hall 센서로 측정하여 적절한 값을 선택한다.분주비는 250,000hz , 4us // 256 x 4us = 1.02ms 이된다 ... =======================================================// Global interrupts enable : sei함수가 실행되어야 각 block의

  리포트 | 8페이지 | 2,000원 | 등록일 2014.12.11 | 수정일 2015.10.29

  다운로드 장바구니
• 

  카이스트 전자공학실험2 실험9 Inverse DCT Hardware Module Design 결과보고서

  시뮬레이션의 Wave를 보면, 입력이 인가된 Positive Clock edge 7번 만에 모든 출력이 얻어진다. ... (No need to draw a block diagram for the 1-D IDCT unit.)< Block diagram >< 실제 회로도 >clk, rst, start signal과 ... .< 실험결과 >2) Draw the block diagram of your design and explain the operation of your transpose matrix

  리포트 | 14페이지 | 2,500원 | 등록일 2011.11.06

  다운로드 장바구니
• 

  MATLAB 에 대해서-시뮬링크 내장함수

  Clock : 시간을 입력함- Digital Clock : Clock 블록과는 달리 원하는 샘플핑 시간 입력 가능- Uniform Random Number 블록 : 유니폼 분포의 ... 종 류- Constant 블록 : 상수를 입력하는 블록- Step 블록 : 스텝함수를 입력하는 블록- Ramp 블록 : 램프함수를 만드는 블록- Signal Generator 블록 ... 종 류- Gain 블록 : 이득값을 나타냄. 변수 Gain에 값을 입력- Sum 블록 : 입력들을 합하는 블록- Integrator 블록 .

  리포트 | 27페이지 | 1,500원 | 등록일 2009.04.15

  다운로드 장바구니
• 

  VHDL을 사용한 시계

  각 블록의 정확한 동작은 철저하게 정의되고 이해되어 있어야만 한다.? 각 블록을 어떻게 동작시켜야 할 것인지에 대해 명확하게 알고 있어야 한다.? ... 각 카운트의 Clock은 동기 신호로써 동시에 clk의 입력으로 들어간다.? ... Digital Clock Project1. Define32. Strategic Planning33.

  리포트 | 13페이지 | 1,000원 | 등록일 2008.12.31

  다운로드 장바구니
• 

  작업치료평가자료

  블럭디자인 (Block-Design, CB)1 2 3 417. 나비퍼즐 재현 (Reproduction of a puzzle, RP)1 2 3 418. ... 시계그리기 (Drawing a Clock, DC)1 2 3 4사고 조작(THINKING OPERATIONS, CATEGORY TEST)19. ... Box & Block Test① 15초 동안 연습을 실시, 60초 동안 평가를 실시② Dominate Hand을 정의 한 후 먼저 시행한다. )Rt / Lt/1분/1분/1분/1분/1분

  리포트 | 9페이지 | 1,000원 | 등록일 2011.10.18

  다운로드 장바구니
• 

  USART

  USART의 구조아래 그림은 USART의 블록도이다. ... Clock Generator"는 USART의 동작에 필요한 클록을 발생시키며 외부입력 XCK(Transfer Clock) 핀은 USART를 동기 전송 모드로 사용할 경우에만 사용된다 ... 클록 발생기(Clock Generator)클록 발생기는 송신 및 수신 기본 클록을 만들어 낸다.

  리포트 | 25페이지 | 2,000원 | 등록일 2010.10.16

  다운로드 장바구니
• 

  2-port OR gate

  Initial Timing창이 생성되고 Clock 주기를 설정해주지만 설정한 Clock이 없으므로 Combinatorial으로 설정한다. ... 관련 기술 및 이론Entity Entity 선언은 외부에 나타나는 하드웨어적 블록을 나타내는 것으로, 하드웨어 블록의 외부와 하드웨어적 내부와의 인터페이스를 정의한다.

  리포트 | 17페이지 | 1,000원 | 등록일 2010.06.24

  다운로드 장바구니
• 

  [디지털시스템] Project3 보고서 VHDL을 이용한 Digital Clock 설계 (소스포함)

  Digital Clock Chip 에서 사용되는 TIME, DATE, WEEK, TIMER BLOCK 을 설계하고자 한다. ... . 2.2.1 DATE BLOCK DATA BLOCK 은 위의 그림과 같은 구조를 가진다. ... 이 중에서 TIME BLOCK 은 미리 설계되어 제공 되므로 DATE 와 WEKK, TIMER BLOCK 을 설계한다.

  리포트 | 24페이지 | 4,000원 | 등록일 2008.07.07

  다운로드 장바구니
• 

  GPS의 활용

  이렇게 여러 부 관제국에서보내온 자료를 주 관제국에서는 방송궤도력(Broadcast Ephemerides)과 위성에 있는원자시계 오차(Clock-bias)를 추정하는데 사용하며 결과를 ... Block II 위성이 제작되면서 시작하였다.Block Ⅰ 위성들은 2003년 현재 모두 수명이 다하여 운영되고 있지 않으며, 이들을 대체한Block Ⅱ, Block ⅡA, Block ... I 위성이 발사되었다. 1979년에 2 단계로 전체 규모의 설계와검층이 행해졌는데 9개의 Block I 위성이 이후 6년 동안 추가로 발사되었다.3단계는 1985년 말에 2 세대의

  리포트 | 5페이지 | 1,500원 | 등록일 2010.01.13

  다운로드 장바구니
• 

  디지털 시계 설계 제안서

  설계 흐름도① 하드웨어 동작 흐름도< 디지털시계 전체 블록도>디지털시계의 블록도를 보면 시간 표시를 위한 7-Segment 표시기를 비롯하여 시간 디코더 회로(BCD-to-7 Segment ... 신호- CLOCK은 Function Generator에서 1Hz 사각파형을 CLOCK 입력 단자에 입력한다.3. ... 가장 하위의 모듈의 10진 카운터는 CLOCK이 인가될 때마다 상태 값의 전이를 일으킨다.

  리포트 | 25페이지 | 3,000원 | 등록일 2009.11.27

  다운로드 장바구니
• 

  [6주차] Memory

  ROM의 Block Diagram을 보면 Enable의 값이 1이고 Clock이 rising edge일 때 입력 된 array값의 Address에 따라서 할당되어 있는 Data값을 ... RAM의 Block Diagram을 보게 되면 ROM에 비해서 Data_in과 W_Enable, 두 개의 input port가 추가된 것을 볼 수 있다.

  리포트 | 10페이지 | 2,000원 | 등록일 2012.06.30

  다운로드 장바구니
• 

  논리게이트 정리 프리젠테이션

  Digital 전자회로를 설계하는데 이용되는 기본 block이다. 논리 gate는 한 개의 출력 단자와 한 개 이상의 입력 단자들을 갖는다. ... enable 하기 위한 OR gate파형과 회로Clock oscillatorEnable signalXReceiving device1234567834Clock oscillatorEnable ... 개의 clock 주파수를 전달하기 위해서는 4㎲ 동안에 enable 신호를 공급해 주어야 한다.*4 개의 clock pulse를 enable 하기 위한 AND gate파형과 회로Clock

  리포트 | 40페이지 | 무료 | 등록일 2010.10.22

  다운로드 장바구니
• 

  자판기(자동판매기) verilog

  ....................................................................................93.5 자판기 회로 회도로(블록도 ... )3.6 자판기 회로 Verilog HDL 코드module Vending_Machine (Clock, Cancel, Selectbit, In, Change, Control, Out) ... ;input Clock;input Cancel;input Selectbit;input [1:0]In;output reg Change;output reg Control;outpegin

  리포트 | 26페이지 | 10,000원 | 등록일 2009.12.26 | 수정일 2020.08.28

  다운로드 장바구니
• 

  디지털논리회로 FSM 설계 유료 빨래방 구동회로

  Mealy Model로 나타내었는데, State의 Transition은 Clock의 Rising Edge에서 일어나며 각각의 화살표에 쓰여 있는 숫자는 입력 값/Operation여부 ... Objects of schematic ( View of RTL Schematic)그래서 Xilinx Tool에서 View of RTL Schematic으로 확인해 본 결과 위의 그림과 같이 Block

  리포트 | 13페이지 | 3,000원 | 등록일 2013.10.28

  다운로드 장바구니
• 

  DC 모터와 Microcontroller를 사용한 위치 제어 시스템 설계 및 구현

  즉, 16진수 2, 4, B, D는 Clock Wise일 때만 나타나고, 1, 7, 8, E는 Counter Clock Wise 일 때만 볼 수 있다. ... 그림 1은 이 시스템의 전체적인 Block diagram을 보여준다.그림 SEQ 그림 \* ARABIC 1 Block diagram of an elevator control systemLab

  리포트 | 18페이지 | 4,000원 | 등록일 2010.06.02

  다운로드 장바구니