"SR-FF" 검색결과 41-60 / 94건

• 

  디지털실험 설계3 예비 positive edge triggered master-slave D flip flip의 설계

  입력 g에 클락을 입력하면 이것은 클락이 1인 값에서만 동작하는 FF이 되고, 이 소자 두 개를 이용하여 rising edge나 falling edge에서 동작하는 플리플랍을 만든다 ... 먼저 이전 실험에서 배운 SR latch이다.이것을 이용하여 gate d latch를 만든다. ... 지속시간에서 작동하는 flip flop을 latch라 하고, pulse transition에서 작동하는 flip flop을 register라 한다.이번 실험에서는 기본소자로 만든 SR

  리포트 | 4페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  아주대 논회실 실험6 결과보고서

  JK-FF의 변형 Latch with Enable (Gate 이용) 만들기1) 실험과정 및 결과? ... 다른 J K C 에 따른 값은 원래 JK-FF의 진리표와 똑같이 나왔는데, 문제는 J,K=1,1 일때이다. ... 74HC10과, 74HC00을 이용하여, JK-FF의 동작과 비슷한 Enable 값을 갖는 Latch를 설계한다.

  리포트 | 5페이지 | 1,500원 | 등록일 2014.03.10 | 수정일 2014.03.21

  다운로드 장바구니
• 

  JK와T플립플롭실험(예비)

  입력이 J, K 두 개로 이루어져있고, 이것은 SR 플립플롭에서 S, R과 마찬가지의 역할을 한다. ... 실험관련 이론JK 플립플롭 SR 플립플롭과 T 플립플롭을 결합한 것이다. 게이트로 나타낸 회로도는 아래와 같다. ... 첫 번째 JK-FF의 각 입력조합에 대해 첫 번째 JK-FF의 출력 Q1과 Q1', 그리고 두 번째 JK-FF의 출력 Q2, Q2'을 예상치와 비교하고, 그 결과를 표 7-3에 기입하고

  리포트 | 6페이지 | 2,000원 | 등록일 2012.10.11

  다운로드 장바구니
• 

  실험5 프로젝트 Power Factor Correction/역률 보상 회로

  FF 후위 전압파형 ... CRM 제어 > 스위치 제어 동작원리SR flip flop, Comparator 이용SR flip flop Trigger flag 1로 설정Comparator에 + 입력이 클 때 1 ... Comparator에 의해 인덕터전류가 지령전류보다 커지는 경우Switch Reset(Off)#2 Comparator에 의해 인덕터전류가 0이 되는 경우Switch Set(ON)#1 #2SR

  리포트 | 36페이지 | 3,000원 | 등록일 2015.06.12 | 수정일 2015.12.08

  다운로드 장바구니
• 

  디지털실험 예비 #2

  FF의 Setup time(설정 시간)에 대해 조사하여 설명하고, 8, 9에 대해 예상되는 입출력의 관계를 설명하시오.- Setup timeFlip flop은 Clock단자가 있는데 ... Race Condition에 대해 설명하시오.SR(a)(b)QQ+QQ+*************1111000101111001111- NOT 게이트의 역할NOT게이트는 inverter로써 ... 이 실험에서는 SR레치에 대해 다뤄볼것인데, Logic Works로 시뮬레이션 해본 결과, S,R이 (1,1)에 있다가 동시에 (0,0)이 되는 순간 출력값이 0, 1을 계속 반복해서

  리포트 | 3페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

  다운로드 장바구니
• 

  verilog HDL을 이용한 LED주사위 설계 피피티 (자판기 or 신호등)

  Flop D-FF 회로도 D-Flip Flop 동기 입력을 가진 SR - FF을 변형으로 S 와 R 을 inverter 로 연결하여 입력에 D 라는 기호를 붙인 것이다. ... 사용자가 독자적인 논리 회로를 구성할 수 있는 Gate Array 의 일종 SRAM 식 소자 , EEPROM식 소자 SRAM식 소자 내부에 다수의 LUT(Look Up Table), D-FF ... 있어서, 이것들을 조합하여 회로를 구성 전원을 끄면 회로 정보가 휘발돼버리기 때문에 외부의 ROM을 연결해 전원이 들어올 때 회로 정보를 로드하고 나서 사용되는 형식이 일반적이다D-Flip

  리포트 | 14페이지 | 1,500원 | 등록일 2013.07.16

  다운로드 장바구니
• 

  화학공업 Engineering 산업의 정의 및 특성

  상세설계 기본설계 Planning 공 S t 정 yle S 공 tr 간 at 설 eg 계 y En Skills gin eeri n g Spec i al t y 기 S 계 ta 장 ff ... Petrochemical Product Transportation Pipeline / Oil Tanker / LNG Carrier Naphth a , Light Oil F LNG 4) F SR ... 일본 Engineering 산업의 발전 – 한국 Plant 산업의 정의 및 특성 화공 Plant 개요 화공 Plant - 사업영역 화공 Plant - 시장 화공 Plant - 고객

  리포트 | 50페이지 | 5,000원 | 등록일 2016.09.29 | 수정일 2016.10.06

  다운로드 장바구니
• 

  flip-flop and counter design(결과)

  D_FF1(D1, leftOutput, (s1|s2)&clk);D_FF D_FF2(D2, Q2, (s1|s2)&clk);D_FF D_FF3(D3, Q3, (s1|s2)&clk);D_FF ... w3, w4, w5, w6, notclk;and and1( w1, J, clk, NQ);and and2( w2, K, clk, Q);SR_LATCH_nand SR_LATCH_nand1 ... SR_LATCH_nand2( w5, w6, Q, NQ);endmodulemodule SR_LATCH_nand(S, R, Q, QN);input S, R;output Q, QN;wire

  리포트 | 13페이지 | 1,000원 | 등록일 2011.07.09

  다운로드 장바구니
• 

  [항공대학교] 전기자동차 동력계통 Lay-out/Sizing 설계

  또한 AC 모터는 유도 모터와 영구자석형 동기모터(PM), 리럭턴스 모터(SR)로 나뉜다.① DC 모터브러쉬와 정류자에 의해 토크를 발생하는 모터이다. ... 또는 소형차이므로 위의 정보를 이용하여 공차중량을 1500kg으로 설정하고 차량에 탑승한 인원의 무게를 포함하여 총 1700kg을 기준으로 계산하였다.또한 구동방식의 경우 모두 FF ... -298.66} over {1700·9.81}0.429062sin alpha {0.4291-0.015· sqrt {1-0.4291 ^{2} +0.015 ^{2}}} over {1+0.015

  리포트 | 15페이지 | 2,000원 | 등록일 2016.12.01

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] General Purpose Register File(Register) 결과보고서

  Q값)code2decoder의 출력값trash쓸모 없는 값(d-ff의 Q'값)(여기서 'GPR' = General Purpose Register File)('num' = 임의의 숫자 ... 번호wdata2write port의 데이터outputrdata2read port의 데이터wireregclk'num'각 register의 clockregout'num'각 register의 출력값(d-ff의 ... NAND게이트를 사용하여 SR Latch를 설계한다.② D Flip-Flop을 설계한다.③ D Flip-Flop을 사용하여 2-read port / 2-write port / 16

  리포트 | 6페이지 | 2,000원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  JK플립플롭 설계_Quartus simulation

  07, 2009d:/My document/내 작업실/강의자료 및 과제/QUARTUS_II/논리회로/FlipFlops/SR_FF/SR_FF.bdf*Project: J-K_FFPage ... 진리표 작성- S-R Flip-Flop(System Set/Reset)..FILE:J-K_FF.sim.pdfDate: May 07, 2009J-K_FF.Simulation ReportProject ... 1 of 1 Revision: J-K_FF

  리포트 | 1페이지 | 1,000원 | 등록일 2010.05.12

  다운로드 장바구니
• 

  SR, D, T Flip-flop 구현

  본문 생략

  리포트 | 3페이지 | 1,000원 | 등록일 2011.11.13

  다운로드 장바구니
• 

  서강대학교 마이크로프로세서응용실험 9주차결과

  TIM3은 up-counter로 사용하며, PSC는 0x07ff, ARR은 0x1000으로 Update event={72 TIMES 10 ^{6}} over {2048 TIMES 4097 ... 이것은 TIM2_SR의 모든 값이 0일 때는 if문이 실행되지 못하도록 한 것이다. ... TIM2_SR의 bit6이 1인 것은 Trigger interrupt pending을 위한것이고, bit0이 1인 것은 update interrupt pendibg을 위한 것이다.이

  리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

  다운로드 장바구니
• 

  RS와 D플립플롭의 실험 예비보고서

  , 클럭에 상관없이 바로 출력결과가 나온다.SRQ(t+1)00불변01010111-Q(t)Q(t+1)SR000X0110100111X0-진리표 -여기표여기서 S는 set(신호를 1로 셋시킨다 ... 입출력의 동작특성에 따라 RS-FF, D-FF, JK-FF, T-FF 등이 있다.(1)RS 플립플롭세트 입력 단자 및 리셋 입력 단자가 있고 세트 신호에 따라 1의 상태로, 리셋 신호에 ... Qn+1은 n＋1번째의 클록 펄스에 의한 출력을 표시한다.3.실험 방법(1) 실험 1: RS-FF의 실험아래 그림과 같이 4개의 7400(2-입력) NAND 게이트를 사용하여 RS-FF를

  리포트 | 4페이지 | 1,000원 | 등록일 2011.04.01

  다운로드 장바구니
• 

  [토끼] Shift Register, 쉬프트 레지스터의 구현 및 검증

  그림 1-2에 SR 플립플롭을 사용할 경우에 대한 여기표와 이에 따른 논리식 및 회로도를 나타내었다. ... 로드 제어신호를 갖는 SR 플립플롭이제 병렬로드 제어기능을 갖는 n비트 레지스터를 만들기 위해서는 그림 1-2에 설계한 회로에서 음영으로 되어 있는 부분을 n개 복사하기만 하면 된다 ... 세그먼트에 저항도 없고 각 입력값을 주는 데 있어서 무언가 잘 못 한 것 같다.실험2) D-FF을 이용한 4Bit 쉬프트 레지스터?

  리포트 | 23페이지 | 5,000원 | 등록일 2011.05.30 | 수정일 2020.07.10

  다운로드 장바구니
• 

  논리설계 - 플립플롭을 MAX-PLUS II 로 실습을 한후 결과 보고서

  JK 플립플롭1) 정의 : SR 플립플롭에서는 SR=11을 인가하면 안되는 단점을 보완한 플립플롭으로 JK=11이 인가되면 출력값이 반대로 바뀌는 기능을 수행한다.- 진리표CLKJKQn ... SR플립플롭과 NOT게이트 한 개를 사용하여 만든다.- 진리표CLKDQn↑00↑11라. ... - 회로도- T 플립플롭 심볼화결과(웨이브 폼)NOR RS-FF 웨이브폼NAND RS-FF 웨이브폼클럭 RS-FF 웨이브폼클럭 D-FF 웨이브폼JK 플립플롭 웨이브폼JK 플립플롭 웨이브폼JK

  리포트 | 11페이지 | 1,000원 | 등록일 2009.12.15

  다운로드 장바구니
• 

  xilinx를 이용한 계수기(카운터, Counter)설계

  입력되고 각 FF의 출력은 다음 FF의 CLK에 입력된다.-- 앞서 구현한 JKFF 이용하여 component문 생성-- 비동기 10진 카운터 입∙출력 설정-- 1010이면 0000으로 ... 설계 내용 및 방법(3) – 비동기 10진 카운터-- 내부에서 입력과 출력으로 동작하는 signal 설정-- 앞서 구현한 J-K FF을 이용하여 인스턴스 생성 -- J, K값은 1이 ... 변화 없음, JK=SR=01일 경우 리셋 기능을 수행하여 출력 Q=0이 됨, JK=SR=10일 때는 세트 기능이 수행되어 출력 Q=1이 됨)을 수행하며, JK의 값이 11일 경우에는

  리포트 | 13페이지 | 1,500원 | 등록일 2010.06.24

  다운로드 장바구니
• 

  예비06_Shift Register&Counter

  한편 이 clear신호는 NOT게이트를 거쳐 SR FF 의 출력 X를 1로 세트 시키고, SR FF의 를 1로 세트 시키고, 다음은 이 1이 그림 (c)와 같이 순환하게 된다.(2) ... 처음 캐퍼시터 전압이 0일 때 모든 FF은 clear된다. ... 입력시키면 한 단계씩 자리이동이 발생- 가장 간단한 자리이동 레지스터는 플립플롭만을 사용하여 만들 수 있다.- 각 플립플롭의 출력 Q는 오른쪽 플립플롭의 입력단자 D에 입력- 클럭이

  리포트 | 8페이지 | 3,000원 | 등록일 2010.11.10

  다운로드 장바구니
• 

  순서논리회로 설계를 D, T, JK, SR 플립플롭으로 나타냄.

  FF의 경우보다 J-K FF의 경우 무관항이 더 생기므로 플립플롭의 입력이 더 간단화 되는 것을 확인 가능했다.결 론(Conclusion)• 조합논리회로보다 더 복잡하기 때문에 논리회로 ... SR Flip-Flop 7.1 State Table 7.2 Karnaugh Map 7.3 회로도 8. ... 1/001XXXX001011XXXX010010XXXX0001X1X2 BC00011110B'C' + A'X1X2'B' + X1'X2B'CSc = A'X2B'C' + A'X1'X2C'SR

  리포트 | 28페이지 | 8,000원 | 등록일 2010.06.24

  다운로드 장바구니
• 

  전자회로2- 555 Timer

  방전 전압이론상 듀얼 파형오실로스코프로 관찰한 값SR-FF의 진리표SRQ*************1∴ 555 Timer의 출력 전압 과 충 ? ... (회로상의 A-())보다 낮기때문에 0을 출력.S : 이 때, S쪽은 (회로상의 B-)가 보다 작으므로 +전위(회로상의 B+())가 -전위()보다 높기 때문에 1을 출력한다.S=1, ... (회로상의 A-())보다 높기때문에 1을 출력.S : 이 때, S쪽은 (회로상의 B-)가 보다 크므로 +전위(회로상의 B+())가 -전위()보다 낮기 때문에 0을 출력한다.S=0,R

  리포트 | 9페이지 | 2,500원 | 등록일 2011.04.17

  다운로드 장바구니