"가산기&감산기" 검색결과 61-80 / 384건

• 

  VHDL-1-가산기,감산기

  두 가지 설계 모두 반가산기의 Truth table과 동일하고 알맞게 설계된 것을 알 수 있다.실습제목: 전가산기1. ... 이용하기위해 포트맵으로 지정해준다.-- 반가산기와 마찬가지로 OR 게이트도 지정한다.-- X, Y의 입력으로 만들어지는 반가산기의 출력 sum을 temp1, carry를 temp2로 ... 이후 두 번째 반가산기에서 temp1과 Cin을 입력으로 사용한다.

  리포트 | 34페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.03.29

  다운로드 장바구니
• 

  임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU

  .* 산술연산 회로- 전가산기와 멀티플렉서로 이루어진 회로- 두 개의 입력 A, B와 출력 D가 존재- 가산, 감산, 증가, 감소 등의 8가지 기능* 논리연산 회로- 게이트와 멀티플렉서로 ... 구성- 각 게이트가 정해진 논리 연산을 수행하고 이 결과들 중에서 하나를 멀티플렉서로 선택하여 최종 출력값을 결정- AND, OR, XOR, 보수 등의 기능VHDL : V - Hardware

  리포트 | 9페이지 | 3,000원 | 등록일 2022.04.14

  다운로드 장바구니
• 

  디코더, mux, comprator, 4비트 감가산기

  여기서 op값이 1로 지정해주어서 감산기를 만듭니다.4. ... =(((a0&(a0^b0))'|(a1^b1))&(a1&(a1^b1))')'4bit-adder-subtractor위 식은 4bit 가감산기를 나타낸것인데 이는 하나의 회로에서 덧셈과 ... 여기에서는 add/sub회로는 4개의 전가산기를 필요로 하므로 미리 저장해놓은 F_A코드를 불러와서 wire에 연결시켜 주었습니다.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

  다운로드 장바구니
• 

  부경대 디지털 회로 3장 과제

  값을 구하라.문제풀이>S=0 일 때 회로는 가산기이고, S=1 일 때 B의 1의 보수와 올림수 C0 =1을 받기 때문에 B의 2의 보수를 더하는 가산기 즉, 감산기가 된다.C4S3S2S1S0 ... 그림 3-45의 가산기-감산기회로는 입력 선택 S와 데이터 입력 A와 B에 대해 다음의 값을 갖는다. ... 가산기-감산기 회로SAB(a)001110111(b)101000111(c)111011010(d)001111010(e)100011000각각의 경우에 출력 S3, S2, S1, S0, C4

  시험자료 | 13페이지 | 4,000원 | 등록일 2020.04.21 | 수정일 2022.11.11

  다운로드 장바구니
• 

  충북대학교 전자공학부 4비트 산술논리회로와 시뮬레이션 예비보고서

  산술 연산은 과 같이 가산, 감산, 증가, 감소 등의 8가지 기능을 수행한다. 이들의 기능은 S1, S0, Cin에 의해 선택된다. ... 입력 Cin, A1, B1을 인가하여 얻은 출력 SUM, Cout을 확인 하여 전가산기의 동작을 하는 것을 확인한다.◆ 예비과제(1) 본 실험책의 부록을 참고하여 MyCAD 사용을 ... 1Increament A1101D = A - 1Drecrement A1111D = ATransfer A 1비트 산술 연산회로의 기능논리 연산은 선택단자 S1과 S0의 값에 의해 AND

  리포트 | 4페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

  다운로드 장바구니
• 

  충북대 기초회로실험 4-비트 산술논리회로 예비

  산술 연산은 가산, 감산, 증가, 감소 등의 8가지 기능을 수행하며 MUX와 ADDER로 구성된다. 이들 기능은 선택단자 S1, S0 및 Cin에 의해 선택된다. ... ADDER의 입력이 되고 ADDER에 의해 출력 D가 결정된다.실험 준비물MyCAD (라이브러리는 Spartan2 사용)실험(1) MyCAD를 이용하여 의 (a)와 같이 1비트 전가산기를 ... ATransfer A1010D = A + 1Increment A1101D = A - 1Decrement A1111D = ATransfer A논리 연산은 선택단자 S1과 S0의 값에 의해 AND

  리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10 | 수정일 2021.09.15

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator

  표현하는 경우, 가산기를 가감산기로 사용한다. ... Half Adder반가산기는 이진수의 한 자리수를 연산하고, AND, OR, NOT의 세 가지 종류의 논리 회로만으로 구성할 수 있다. ... Arithmetic Logic and Comparatorpost-lab reportArithmetic Logic and Comparatorpost-lab report과목명전자전기컴퓨터설계실험2담당

  리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  Full adder VHDL 실습보고서(전가산기)

  1.목적(Purpose)이번실습에서는 4 bit Full adder(4비트 전가산기)와 Subtractor(감산기)를 직접 VHDL코딩을 통해 구현하는 실습이다. ... 추가적으로, 감산기를 구현하는 상황에서는, 2’s complement(2의 보수)방법을 이용하여 2진수의 부호를 조정해주는 방법을 통해 뻴셈을 구현하는 알고리즘에 관해서도 알아본다.2 ... 배경이론(Background)1)Full adder (전가산기)1비트의 2진수를 3개 더하는 논리회로이며, 2개의 값을 직접 입력 받고, 나머지 한 개는 Carry in/out의 값으로

  리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

  다운로드 장바구니
• 

  디지털공학 레포트 모음

  OR 게이트를 이용하여 전가산기 구현H.AcsABBAscH.AABc _{i}sc _{o}●실험 6.3 4비트 전가산기 회로의 특성InputOutputA3A2A1A0B3B2B1B0Carry-insum ... Bb``= bar{A} BBAsb _{o}F.Sb _{i}InputOutputABb _{i}b _{o}s0000000111010110111010001101001100011111● 전감산기 ... 0.16152375 _{8}∴111.222{} _{10}=10010111.001110 _{2} ∴111.222{} _{10}=6F _{i}s`=`A OPLUS B OPLUS c _{i}● 반가산기와

  리포트 | 98페이지 | 5,000원 | 등록일 2021.05.16

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서 1

  그 중 산술연산에는 가산, 감산, 승산, 제산이 있는데 각 산술을 요약하면 다음과 같다.- 가산 기능 : 가산기(adder)라 불리는 논리 회로에 의해 실행되고 두 수와 자리 올림 ... 입력(input carry)을 더하여, 출력은 그 합과 자리 올림 출력(output carry)이 된다.- 감산 기능 : 된다. ... 나오도록 회로를 조작해야했다. 3-input NAND gate는 AND gate의 출력값의 반대값이 나와야 하므로 2-input AND gate와 2-input NAND gate

  리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  항목별 보험심사

  소정점수의 45%가산2등급061:1 미만~0.5:1 이상소아 중환자실 입원료 소정점수의 30%가산3등급0.74:1 미만~0.61:1이상소아 중환자실 입원료 소정점수의 15%가산4등급0.86 ... 호스피스기본진료료기본진료료진찰권발급, chart 관리, 의사의 청진이나 타진, 간호사의 TPR check, hair shampoo, bed making, 상담료외래진찰료기본진찰료 & ... 사전 투여 없이 바로 투여했을 경우 인정, 원인균 동정되면 감수성과에 따라 약제 변경하여 투여- 신경외과 수술 후 중추신경계 감염, 대체삽입물 관련 골수염 or 관절염, 인공호흡기

  시험자료 | 33페이지 | 4,000원 | 등록일 2024.09.01

  다운로드 장바구니
• 

  디자인이란? (전반적인 디자인 이론을 이해하기 쉽게 정리 및 요약)

  존재 / 무채색 : 색 X, 밝기만 존재색의 혼합 - 가산혼합 : RGB(빛의 삼원색-모니터) / 감산혼색 : CMY+K(색의 삼원색 - 인쇄/명도낮아짐)색채대비 - 두 가지 이상 ... 색 : 사람의 눈에 의해 가장 먼저 인식되는 디자인 요소색 3속성 - 색상, 명도(밝고 어두운 정도), 채도(가장순수한 색, 원색인 상태, 맑은색)색 분류 - 유채색 : 색상, 밝기 ... 질감, 색)디자인 원리 = 요리의 과정/ 레시피 ( 비례, 리듬, 균형, 조화, 강조, 통일)비례 : 사물의 상대적인 크기, 분할, 황금비(1:1.618)리듬 : 율동감(규칙적으로

  리포트 | 3페이지 | 2,500원 | 등록일 2021.02.02

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard

  표현하는 경우, 가산기를 가감산기로 사용한다. ... 하나의 전가산기는 두 개의 반가산기와 하나의 OR로 구성된다. ... [사진 10] 반가산기 회로도ABSC*************101[표 3] 반가산기의 진리표2.4.2.

  리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29

  다운로드 장바구니
• 

  산술논리연산회로 실험보고서

  구성되어 있으며, 이를 이용하여 가산 및 감산을 수행함.논리 연산장치 : 논리 연산들(AND, OR, XOR, NOT 등)을 수행쉬프트 레지스터 : 비트들을 좌측 혹은 우측으로 이동시키는 ... 실험기자재 및 부품4.1 사용기기- 오실로스코프- 디지털 멀티미터- 함수발생기4.2 사용부품- AND 게이트- OR 게이트- XOR 게이트- 인버터- 전가산기5. ... 실험 결과6.1 실험과정 5.2의 결과를 다음 표에 작성하시오.- 이 실험에서 [그림 6-2]와 같이 회로를 구성해야하지만 너무 복잡해서 가산기 1개까지만 연결하여 실험하였다.

  리포트 | 9페이지 | 1,000원 | 등록일 2020.04.26

  다운로드 장바구니
• 

  부울대수와 카르노맵의 공통적인 기본개념을 서술하고 각각의 장단점을 서술하시오

  디지털 논리 회로는 가산기와 보수기를 활용해서 감산을 하게 되는데 위에서 말한 것처럼 2의 보수를 활용해서 계산을 하기 때문에 보수를 공부하는 이유는 이렇게 설계된 컴퓨터의 구조와 ... 부울 대수는 2진 변수와 논리연산으로 다루어지는데 변수는 일반적으로 알파벳으로 표시한다.그리고 기본 논리연산 세 가지는 AND와 OR, NOT이 있다는 것을 알 수 있는데, 논리 게이트는

  리포트 | 4페이지 | 2,000원 | 등록일 2022.12.13

  다운로드 장바구니
• 

  서울시립대학교 전전설3 3주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

  하는 회로를 만들 수 있었다.즉, 이전 실험에서는 + 혹은 – 단자 중 하나의 단자를 선택하여 전압원을 중첩 입력하는 것으로 선형성을 활용해 super position계산을 통해 가산기를 ... 추가적으로 op-amp를 활용하여 감산기를 만드는 실험에서 op-amp의 linear 특건에 대해서 superposition을 활용해서 분석을 하자.1) 만약 인 경우2) 만약 인 ... 구현한 것이라면, 이번 실험에서는 각각 다른 소자에 전압을 각기 달리 인가하여 감산기를 구현한 것이다.실험 2)이번에는 라는 조건을 적용하면 회로의 출력이 가 되는 것을 테스트해보자.이후

  리포트 | 10페이지 | 1,500원 | 등록일 2021.03.20

  다운로드 장바구니
• 

  부경대학교 공대 졸업 영어인터뷰 족보

  안정적인 상태를 만들기 위해 이용된다. positive feedback 은 신호값이 가산되는 경우에 증폭장치나 발전기에 이용된다.졸업후 계획I had Half semester break ... 피드백은 여러가지 제어에 이용되며 negative feedback 과 positive feedback 이 존재한다. negative feedback 은 신호값이 감산되는 경우에 항상 ... Feedback is used for various controls and there are negative feedback and positive feedback.

  시험자료 | 2페이지 | 4,500원 | 등록일 2020.12.21 | 수정일 2024.08.20

  다운로드 장바구니
• 

  간호사 인력배치, 인력 개선방안, 간호정책보고서 (참고문헌 포함)

  의료의 질을 높이기 위한 적정 의료인력을 갖추려는 노력 자체를 하지 않는 것이며, 병원급 의료기관이 인력 산정현황을 신고하지 않는 것은 적은 인력으로 인건비를 절감하는 것이 수가 감산보다 ... 재입원율 연관성국내 급성기 병원의 간호 인력 배치 수준이 높을수록 환자 건강 결과가 제고됨을 보고한 바가 있고 ADDIN EN.CITE 이지연2021659(이지연, 2021)65965917이지연 ... id=A99761683Korean(유선주, 2013).2022년 현재 미신고 시 6등급이 -10%의 가산이 적용되고 있고, 약 90% 신고율을 보이고 있다.3) 간호인력과 건강결과,

  리포트 | 11페이지 | 3,000원 | 등록일 2023.10.05

  다운로드 장바구니
• 

  디지틀논리회로실험 13장 동기식카운터

  가산 카운터와 감산 카운터의 차이점을 이해한다 . 플립플롭의 응용능력을 키운다 . ... Digstim (CLK) 에는 Dutycycle 1s,High 0.5s 입력 1 씩 증가하며 5 에서 초기화 된다 .토론 JK-FF(7476) 동기식 카운터를 만들고 트레이닝키트의 함수발생기와 ... 관련 이론 동기식 UP-COUNT 회로는 JK-FF 를 다루며 4 개의 FF 사용시 Q0, Q1, Q2, Q3 모두 0 부터 시작하여 카운트하는 회로로 Q 들을 모아 AND 게이트로

  리포트 | 12페이지 | 2,000원 | 등록일 2019.11.17 | 수정일 2021.10.17

  다운로드 장바구니
• 

  R회로 및 Op-amp 기초회로이론 설계과제

  단순히 증폭용으로 사용하는 것 외에 신호의 가산, 감산, 미적분 등도 처리할 수 있다. ... Mark Nelms, Engineering Circuit Analysis, edition, John Wiley&SonsJnc., 2011, p.111-130 ... 파형이 정반대가 되기 때문에 반전증폭기라고 한다.한편, 비반전 증폭기의 구조는 다음과 같다. V+가 이 된다. 에서 접지로 흐르는 전류는 V-가 이므로, 이 된다.

  리포트 | 6페이지 | 1,000원 | 등록일 2019.12.14

  다운로드 장바구니