"가산기&감산기" 검색결과 141-160 / 384건

• 

  논리회로실험 - 제 2장 가산기 및 감산기 결과 보고서

  Design(1)어떠한 회로를 설계할 것인가1)4bit 가/감산기모드 M의 값에 따라 가산기모드나 감산기모드를 결정한다.M이 0인 경우 가산기 모드이고, M이 1인 경우 감산기 모드이다 ... [그림 2] 1비트 전가산기2)(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)전반적인 내용-FA 4개를 이용한 4비트 가산기/감산기를 설계한다.-2 ... [그림 5] 가/감산기 계산 결과 (2진법)이론값과 결과값이 일치한다는 것을 확인할 수 있다.(5)Provide the simulation result and the code1) 가

  리포트 | 10페이지 | 1,000원 | 등록일 2014.08.15

  다운로드 장바구니
• 

  실험3예비 Adder&Subtracter

  [실험3] Adder & Subtracter1. ... 목적- Logic gate를 이용해서 가산기(adder)와 감산기(subtracter)를 구성한다.- 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다 ... 사용 부품74HC04(NOT)74HC08(AND)74HC32(OR)74HC86(XOR)4.

  리포트 | 4페이지 | 2,000원 | 등록일 2014.05.13

  다운로드 장바구니
• 

  아주대 논회실 실험3 예비보고서.hwp

  실험부품 및 주의사항반가산기 구성- XOR(IC 7486) gate 와 AND(IC 7408) gate 이용전가산지 구성- 두 개의 반가산기와 OR gate(IC 7432) 사용반감산기 ... 구성- XOR(IC 7486) gate, AND(IC 7408) gate 와 NOT(7404) gate 이용전감산기 구성- 두 개의 반감산기와 OR gate(IC 7432) 사용4 ... 실험과정 및 예상 결과이번실험은, data sheet에 맞게 회로를 연결하여 반가산기, 전가산기, 반감산기, 전감산기를 구현하는 것이다.

  리포트 | 3페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21

  다운로드 장바구니
• 

  아주대 논회실 논리회로실험 실험3 예비보고서

  AND74HC32 - OR74HC86 - XOR4. 실험 과정 및 예상 결과1. IC 7486과 IC 7408을 이용하여 반가산기를 구성하고 동작을 확인한다.2. ... Wakerly, Principles and Practices ... -디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.-반가산기와 전가산기의 진리표를 작성해보고 각각의 특성과 차이점을 이해한다.

  리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

  다운로드 장바구니
• 

  전전컴설계실험2-6주차예비

  4-bit 감산기를 구현하는 것이다. 1-bit 감산기에서 감산연산은 피감수비트의 반전비트와 감수비트의 가산연산으로서 작용이 포함되어 있기 때문에 감산논리회로는 가산논리회로를 포함하고 ... 정확하게는 가산회로의 입력과 출력에 not gate만을 추가해준다. 그 결과 4-bit 감산기도 1-bit 감산기의 Ripple Carry방식의 연결로서 볼 수 있다. ... 즉, 가수(added), 피가수, 올림수(carry)를 표시하는 세 가지 입력을 Sum, Carry 두 가지 출력으로서 출력하는 전가산기는 반가산기(half-adder)에서는 고려되지

  리포트 | 13페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  논리회로실험) 가산기 및 감산기 예비보고서

  예 비 보 고 서10 주 차실험 9 : 가산기 & 감산기1. 실험 목적- 반가산기와 전가산기의 논리와 회로를 이해한다.- 반감산기와 전감산기의 논리와 회로를 이해한다.2. ... 가산기는 반가산기와 전가산기로 구분할 수 있다.① 반가산기( HA ; half adder )- 반가산기는 2개의 2진수 x와 y의 논리 변수를 XOR 그리고 AND 게이트 두 개를 ... 반감산기는 XOR, AND, NOT 게이트 총 3개의 게이트로 구성되어 있으며, Input 변수는 x, y 로 설정되고, 그 출력 Output은 d (difference) 와 b (

  리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  2비트 전가산기 예비보고서

  시뮬 & 시뮬해석1. ... 다음은 반감산기 회로이다. ... 다음은 전감산기 회로이다.

  리포트 | 5페이지 | 1,000원 | 등록일 2014.06.03

  다운로드 장바구니
• 

  실험3결과 ADD&SUB

  반가산기와 전가산기 두 가지, 반감산기와 전감산기 두 가지, 총 4가지 논리회로를 구성하며 결과를 얻어냈다. ... 전가산기와 마찬가지로, 전감산기 역시 반감산기 두 개를 응용한 것으로 볼 수 있다. ... XOR gate가 있는 74HC86과 AND gate가 있는 74HC08, NOT gate인 74HC04를 사용하였다.4) Full-subtractor전감산기의 역할을 풀어서 설명하면

  리포트 | 5페이지 | 3,000원 | 등록일 2014.05.13

  다운로드 장바구니
• 

  아주대 논리회로실험 가산기, 감산기 결과보고서

  가산기 & 감산기실험 1) 반가산기 회로를 구성XOR(IC 7486) gate 와 AND(IC 7408) gate 이용입력출력xyCS0*************10실험 1 반가산기 결과값 ... 감산기의 종류에는 전감산기와 반감삼기가 있고 마찬가지로 가산기에도 전가산기와 반감산기가 있다. ... 결과는 LED를 이용하여 불이 켜지면 1, 불이 꺼지면 0 으로 생각하여 나타내었다.실험 3) 반감산기 회로를 구성XOR(IC 7486) gate, AND(IC 7408) gate

  리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험3 예비보고서

  Logic gate를 이용해서 가산기(adder)와 감산기 (substractor)를 구성한다.2. ... Half Adder(반가산기)1. XOR gate 1개, AND gate 1개를 이용하여 Bread Board에 그림과 같이 회로를 구성한다.2. ... Full Adder(전가산기)1. XOR gate 2개, AND gate 2개, OR gate 1개를 이용하여 Bread Board에 그림과 같이 회로를 구성한다.2.

  리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

  다운로드 장바구니
• 

  4비트 가감산기 설계 보고서

  가산/감산을 결정함wire w0, w1, w2;// 게이트에서 나오는 출력선//가감산기를 불러옴.. ... 제어신호 S는 AnS_sel로 변수로 설정하였다. a, b, z는 위의 전가산기 회로의 입력에 해당한다.▣ 프로그램 소스`timescale 1ns/1psmodule ADDnSUB ( ... 보수를 취하는 게이트까지 포함시킴xor(t1, t0, a);// 여기서부터 fulladder 설계 코드and(t2, t0, a);xor(result, t1, z);and(t3, t1

  리포트 | 4페이지 | 1,500원 | 등록일 2014.05.19

  다운로드 장바구니
• 

  아주대 논회실 실험3 결과보고서

  있다.2) 고찰이번 실험은, 반감산기를 구현하고 확인해보는 실험으로써, XOR(IC 7486) gate 와 AND(IC 7408) gate 그리고, NOT(7404) gate를 사용하여 ... 했다는 점이다.근데 한가지 의문인 것은, 실제로, 컴퓨터와 같은 엄청나게 큰 수를 계산할 수 있는 장치는 어떤식으로 가산기 및 감산기를 작동하느냐 이다. ... 전가산기와 반가산기의 차이점은 2개의 input과 하나의 자리올림수가 input으로 들어가서 sum(출력)값과, 자리 올림수를 출력하는 것인데, 이러한 회로구성을 통해 여러개의 반가산기를

  리포트 | 4페이지 | 1,500원 | 등록일 2014.03.10 | 수정일 2014.03.21

  다운로드 장바구니
• 

  전전컴설계실험2-6주차결과

  4-bit 감산기를 구현하는 것이다. 1-bit 감산기에서 감산연산은 피감수비트의 반전비트와 감수비트의 가산연산으로서 작용이 포함되어 있기 때문에 감산논리회로는 가산논리회로를 포함하고 ... 정확하게는 가산회로의 입력과 출력에 not gate만을 추가해준다. 그 결과 4-bit 감산기도 1-bit 감산기의 Ripple Carry방식의 연결로서 볼 수 있다. ... 감산기는 전에 실험했던 가산기에 Inverter가 추가된 회로로 뺄셈을 계산하기 위해 2'의 보수를 취한 덧셈의 과정을 수행하는 것을 배울 수 있었다.

  리포트 | 17페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  디지털실험 5 예비 실험 5. Multiplexer 가산 감산

  전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.2. 2개의 4입력 Multiplexer를 감산기로 사용하는 것을 익힌다.이론멀티플렉서(Multiplexer, ... Multiplexer 가산 감산실험 목적1. ... 회로를 보면 AND게이트를 통과한 결과는 각 항 AND 각 항에 맞는 최소항 이다.

  리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  아주대 논리회로실험 가산기, 감산기 예비

  가산기 & 감산기1. 실험 목적1)가산기와 감산기의 구조와 원리를 이해한다. ... -반가산기, 전가산기, 반감산기, 전감산기2)Logic gate를 이용하여 가산과 감산을 할 수 있는 회로를 설계해본다.3)가산기와 감산기의 동작을 확인한다.2. ... 두 출력 중 합은 S로, 캐리는 C로 표시한다.(2) 감산기 : 위에서 본 가산기와 비슷하게 2진 연산 뺄셈 연산을 수행하는 것으로 첫 번째 수에서 두 번째 수 를 빼는 기능을 한다

  리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  [컴퓨터구조] 중간범위 간단 정리

  대규모병렬)① 프로세서들이 하나의 큰 작업을 나누어서 병렬로 처리하는 구조Universal Gate① NAND와 NOR 게이트를 유니버셜 게이트라 한다.② 모든 게이트의 구성이 가능전가산기전감산기멀티플렉서디멀티플렉서ALU의 ... 내부 구성 요소① 산술 연산장치 (+, -, ×, ÷등을 수행)② 논리 연산장치 (AND, OR, XOR, NOT 등을 수행)③ 쉬프트 레지스터 (비트들을 좌우측으로 이동)④ 보수기 ... 인출① 캐시나 주기억장치에 저장되어 있는 명령어를 읽어오는 기능명령어 해독① 읽혀진 명령어에 대해 수행해야 할 동작을 결정하기 위해 인출된 명령어 해독연산장치(Arithmetic and

  리포트 | 8페이지 | 1,000원 | 등록일 2019.04.01

  다운로드 장바구니
• 

  OPAMP-1

  위와 같은 회로라면 원래 가산기는 이론적으로 계산해보면 의 결과를 나타내야 한다. ... (Add Circuit)와 입력 전압을 빼주는 감산기(Subtract Circuit)을 설계하여 확인하여 본다.Essential Backgrounds (Required theory) ... Pspice에서 파형의 최소값을 커서를 통해 위와 같은 회로라면 원래 가산기는 이론적으로 계산해보면 -5.01285V의 결과를 나타내야 한다.

  리포트 | 14페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  디지털 회로 연산 예비보고서

  *************ABcn-1ABcn-1100101110111▶ 전감산기▶ Half adder and subtracter 의 회로도▶ Full adder and subtracter ... 실험 목적▶ 반가산기에 대한 동작원리 이해▶ 반감산기에 대한 동작원리 이해▶ 전가산기에 대한 동작원리 이해▶ 전감산기에 대한 동작원리 이해▶ 반가 / 감산기에 대한 동작원리 이해▶ ... 검토 및 문제점 분석이번실험은 반가산기회로와 NAND 게이트를 이용한 반가산기 회로, 반감산기회로, 전가산기회로, 전감산기회로를 시뮬레이션 해보고, 입력을 추가하여 High 이면 반감산기회로

  리포트 | 12페이지 | 1,000원 | 등록일 2013.10.15

  다운로드 장바구니
• 

  디지털실험 3예비 2비트 전가산기

  와 같이 두 개의 반가산기와 1개의 OR gate로 구성 할 수 있다.ABCinCS0000000101010010111010001101101101011111 전가산기문제&예비보고서 문제1 ... 진리표와 같음을 볼 수 있다.3.이론부분을 이해하고 AND, OR 및 NOT게이트만을 이용하여 전가산기를 설계하라위 회로는 XOR과 등가이다. ... 회로와 시뮬레이션 결과이다. 2bit이상의 덧셈을 수행하기 위해 자리올림수 까지 생각해서 만들어졌으며 진리표는 좌측과 같다.3.반감산기 회로를 구성하고 진리표를 작성하라.실험 3의

  리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  [텀프로젝트]디지털 논리회로 설계 - 2자리수 16진수 가감산기

  Gate 74LS32 Quad 2-Input OR Gate Equipment and P arts list결론 및 향후과제 한자리 수 더하기 한자리 수 가산기와 감산기를 완성 결과값이 ... parts list) 결론 및 향후과제 Q A주제 설명 논리 게이트를 이용하여 감산기와 가산기를 만들어본다 . ... Full Adder를 이용하여 가산만 가능하지만 X- OR을 이용 , 보수화 시켜 감산기 기능까지 가지게 한다 .

  리포트 | 11페이지 | 2,000원 | 등록일 2013.12.13 | 수정일 2014.12.23

  다운로드 장바구니