"전자전기컴퓨터설계" 검색결과 61-80 / 5,042건

• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

  실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 ... Conclusion- Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험할 수 있다. ... Moore MachineSource codeTestbenchPIN testbench 시뮬레이션 결과 설계한 Moore Machine의 동작을 확인하는 모습- 디자인 설명(Moore

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3 - 예비레포트 - 실험03_ RLC Circuit (A+)

  (라) Computer & Pspice program : 1 ea.(2) 실험에 필요한 소자 목록을 작성하시오. ... Materials (Equipment, Devices) of this Lab(1) Computer & Pspice program : 1 ea.(2) Function Generator ... (나) 설계가 끝나면 디지털 멀티미터로 쇼트가 난 곳은 없는지, 회선이 끊어져 있는 곳은 없는지 확인한다.(2) 측정 시 주의할 점(가) Function

  리포트 | 18페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험1] [전전설1] RC, RL, RLC 회로 예비레포트

  RC, RL, RLC 회로의시간, 주파수 영역응답과 목 명전자전기컴퓨터설계실험 I학 과전자전기컴퓨터공학부학 번이 름실 험 일2016.5.12담 당 교 수담 당 조 교목차 TOC \o

  리포트 | 44페이지 | 2,000원 | 등록일 2019.11.16 | 수정일 2019.11.22

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

  참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael. ... 이는 회로를 Computer가 생성하다보니 어쩔수 없이 생기는 문제이다. ... VHDL: 미 전기학회(IEEE) 표준 HDL, 엄격한 문법- 미국 국방성을 중심으로 1987년 표준화되었다.

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

  Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D. Ciletti(2016). ... VHDL: 미 전기학회(IEEE) 표준 HDL, 엄격한 문법- 미국 국방성을 중심으로 1987년 표준화되었다. ... Result(1) [실습 1] bit operators를 이용하여 2-input AND 게이트 설계Source codeTestbenchPin testbench 시뮬레이션 결과 설계한

  리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

  Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D. Ciletti(2016). ... ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등으로 제작할 수 없고 고집적 ASIC으로만 ... Introducton to the Verilog HDL 5thedition3) XILINX DS099 Spartan-3 FPGA Familiy Data Sheet4) (주) 한백전자

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+

  Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D. Ciletti(2016). ... 실험의 목적Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 ... Result of this lab(1) [실습 1] 2:4 Decoder를 설계하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 2:4 Decoder의

  리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

  실험의 목적Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab01(예비) / 2021년도(대면) / A+

  또한 현재 대부분의 전자기기의 시스템은 디지털 시스템을 사용하고 있다.(3) Why do we use (and study) digital systems? ... 실험의 목적TTL의 특성을 이해하고 그를 활용하여 OR 게이트 논리 회로, XOR 게이트 논리 회로, 반가산기 회로, 전가산기 회로를 설계 및 실험한다.나. ... 한편, 최근에는 각 /D)와 DAC(Digital-to-Analog Converter, D/A)이다.- 범용 디지털 컴퓨터가 디지털 시스템에서 가장 잘 알려진 예라 할 수 있으며,

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+

  실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 로직을 시뮬레이션하기 ... 계수기는 클럭펄스가 인가될 때마다 값을 증가/감소 시키는 회로이며, 주파수 분주기, 타이밍 제어신호 생성 등에 활용.- 동기식 계수기는 모든 플립플롭이 공통 클럭에 의하여 구동되어 설계가 ... 실습1의 로직에서 아래와 같이 coding을 바꾸면 어떤 동작이 일어나는지 실험하고 이유를 논하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한

  리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3 - 결과레포트 - 실험03_ RLC Circuit (A+)

  (라) Computer & Pspice program : 1 ea.(2) 실험에 필요한 소자 목록(가) 만능 기판(나) Resistor : 1k : 1 ea. 2k : 1ea. ... Underdamped(2) RLC Circuit – Frequency Response(가) Transfer functionTransfer 황에서는 인 상황이므로 이에 맞게 RLC 회로를 설계한

  리포트 | 16페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3 3주차 결과 보고서 Resonance Circuits (점수 10/10)

  Resonance Circuits학 과전자전기컴퓨터공학부실험일2018년도 1학기점수10/10서론실험 목적RLC series 및 parallel circuit들의 주파수에 따른 magnitude ... 또한, Function generator 혹은 오실로스코프의 내부저항을 감안하여 계산한 후에 설계해야 한다. ... 회로이다.Figure 1.2Figure 1.2는 설계한 회로를 바탕으로 Simulation 결과와 실험값을 나타낸 그래프이다 .

  리포트 | 6페이지 | 1,000원 | 등록일 2020.03.28

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] Verilog를 이용한 디지털 시계 (알람, 스탑워치, LED 기능 포함)

  //Digital_Clock.vmodule Digital_Clock(RESETN, CLK, LCD_E, LCD_RS, LCD_RW, LCD_DATA, PIEZO, BUS, BUT, LED);input RESETN, CLK;input [7:0] BUS; // BUS_SW..

  리포트 | 81페이지 | 5,000원 | 등록일 2020.09.07

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험1] [전전설1] 노턴의 정리, 테브난의 정리 결과레포트

  노턴의 정리, 테브난의 정리,그리고 최대 전력 전달과 목 명전자전기컴퓨터설계실험 I학 과전자전기컴퓨터공학부학 번이 름실 험 일2016.4.28담 당 교 수담 당 조 교목차 TOC \ ... 테브닌 정리 이론전기회로에서 두 개의 단자를 지닌 전압원, 전류원, 저항의 어떠한 조합이라도 하나의 전압원과 하나의 직렬저항으로 변환하여 전기적 등가를 설명할 수 있다는 이론이다. ... 노턴 정리 이론전기회로에서 노턴의 정리는 두개의 단자를 지닌 전압원, 전류원, 저항의 어떠한 조합이라도 이상적인 전류원과 병렬저항으로 변환하여 전기적 등가를 설명할 수 있다는 이론이다.주어진

  리포트 | 13페이지 | 1,500원 | 등록일 2019.11.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+

  참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D. Ciletti(2016). ... 실험의 목적Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 ... 방법으로 설계하시오.-(4) 교안의 1:4 Demux의 진리표로부터 논리회로를 Karnaugh Map을 이용한 최적화 방법으로 설계하시오.- , , ,(5) 모든 실습에 대하여 Verilog

  리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

  참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) 차재복(2019). 정보통신기술용어해설 Latch.3) FALiNUX Forum. ... 조합논리회로.6) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법 ... 실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

  실험의 목적Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나 ... . 1비트 반가산기의 module instantiation (half adder와 같은 프로젝트 내에서 full_adder 파일을 생성하여 설계함. ... Behavioral level modeling: if문 사용Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 four-bit Full Adder의

  리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

  교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. ... Flip-Flop and Register, SIPOpost-lab reportFlip-Flop and Register, SIPOpost-lab report과목명전자전기컴퓨터설계실험2담당 ... 마이크로프로세서와 같은 디지털 로직을 사용하는 많은 전자회로에 사용한다.

  리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3 - 예비레포트 - 실험02_ RC Circuit (A+)

  (라) Computer & Pspice program : 1 ea.(2) 실험에 필요한 소자 목록을 작성하시오.(가) 만능 기판(나) Resistor : 1k : 2 ea. ... Materials (Equipment, Devices) of this Lab(1) Computer & Pspice program : 1 ea.(2) Function Generator ... Attentions to manipulate equipment(1) 회로 설계 시 주의할 점(가) 납땜할 때 안전에 유의하고, 소자가 타지 않도록 주의한다.

  리포트 | 15페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3 2주차 결과 보고서 Passive Filter(점수 9/10)

  Passive Filter학 과전자전기컴퓨터공학부실험일2018년도 1학기이 름서론실험 목적R, L, C로 구성된 circuit의 filter들의 magnitude and phase ... Figure 5-1과 같이 커패시터와 인덕터를 모두 이용하여 회로를 설계한다. ... 2개, 22 Ω 2개, 4.7 Ω 1개를 직렬로 연결하여 구성하게 되는 데, 그렇게 되면 회로가 총 10개의 소자가 Bread Board에 연결되어 설계 된다.

  리포트 | 6페이지 | 1,000원 | 등록일 2020.03.28 | 수정일 2020.03.31

  다운로드 장바구니