"전전컴 전전설2" 검색결과 61-80 / 100건

• 

  시립대 전전설2 [2주차 예비] 레포트

  전가산기는 진리표로 보면 상당히 간단하지만 부울식을 유도하는 과정을 이해하는 것이 중요하다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. ... 그러나 이 AND, OR, NOT 등을 사용한 간단한 회로에서는 더욱 하위에서의 자리올림을 처리하는 것이 불가능하므로 가산 회로로서는 불완전하여 이와 같은 회로를 반가산기라고 한다.전가산기전가산기는 ... 전가산기는 쉽게 말해서 가수,피가수에 올림수까지 더해져 세 가지 입력값을 가지는 조합회로라고 할 수 있다.

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [3주차 예비] 레포트

  nettri0 저항성 pulldown에 의해 접지로 연결되는 nettri1 저항성 pullup에 의해 접지로 연결되는 nettrireg 물리적인 net에 저장되는 전하를 모델링하는 net2.

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [1주차 예비] 레포트

  blogId=deepb1ue&logNo=221235465857&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F2) http://users.encs.concordia.ca ... Procedure of Lab 2.OR_GATE의 출력을 확인해라1) TTL 7432의 데이터 시트를 확인 후 Vcc,GND,INPUT,OUTPUT의 핀을 확인한다.2) 브레드보드에 ... PreLab 2.배타적 OR 게이트의 역할을 하는 TTL 7486을 이용해서 실험할 것이다. XOR의 경우에는 SW1, SW2 둘 중의 하나가 닫혀있을 때 작동을 하게 된다.

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [4주차 결과] 레포트

  표현하는 경우, 가산기를 가감산기로 이용한다.전가산기전가산기는 반가산기 2개와 논리합 1개로 이루어진것으로 덧셈을 수행할때 하위자리에서 발생한 올림수까지 포함하여 계산하는 것이다. ... LED의 불을 보게되면 C의 값인 맨처음 LED1에만 빛이 들어오는 것을 확인이 가능하다.4비트 가산기A4A3A2A1B4B3B2B1CS4S3S2S10010100001010전가산기도 ... 반가산기는 올림수를 고려하지 않았었지만 전가산기는 올림수까지 입력받아 계산하는것이다.회로도는 입력 3개( A, B, C in ), 출력 2개( S, C out) 으로 이루어진다.2.

  리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [5주차 예비] 레포트

  그림 4-1에 입력선이 2개, 출력선이 2개=4개인 2-to-4 디코더를 나타내었다. ... PreLab 3(다음의 Verilog HDL 코드에 대하여 sel =2’b00 또는 sel=2’b11일 때 어떤 출력이 나오는지 예상하고 in1, in2, sel에 여러가지 값이 들어가는 ... 예로서 그림 4-6에 나타낸 4-to-2 인코더를 그림 4-1에 나타내었던 2-to-4 디코더와 비교해 보면 입력은 출력으로, 출력은 입력으로 바뀌었음을 알 수 있다.

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [9주차 예비] 레포트

  또한, 4비트로 인터페이스 할 경우에는 DB4~DB7을 사용하며, 상위 4 bit를 먼저 전송하고 다음에 하위 4 bit를 전송해야 한다.)- CGRAM address Setting ... blogId=rlakk11&logNo=220357833826&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F2) http://thinkpiece.tistory.com ... Supposed Data and Results of this Lab (예상 실험 결과)첫번째 실험 : Text VFD에 학번과 이름을 출력하시오.(1)(2)(3)(3)(4)(5)(6

  리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [6주차 결과] 레포트

  A3, A2, A1, A0 데이터는 레지스터 B의 B3, B2, B1, B0으로 전송됨.이런 데이터 전송을 병렬 데이터 전송이라 함2. ... Essential Backgrounds for this Lab래치(LATCH)2개의 NAND게이트 게이트로 구성된 래치의 동작래치(LATCH)2개의 NOR 게이트로 구성된 래치의 동작J-K ... 시켰다.입력을 1,2,3을 인가를 하고 CLK을 눌러서 작동을 시킨것이다.

  리포트 | 16페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [4주차 예비] 레포트

  표현하는 경우, 가산기를 가감산기로 이용한다.전가산기전가산기는 반가산기 2개와 논리합 1개로 이루어진것으로 덧셈을 수행할때 하위자리에서 발생한 올림수까지 포함하여 계산하는 것이다. ... 반가산기는 올림수를 고려하지 않았었지만 전가산기는 올림수까지 입력받아 계산하는것이다.회로도는 입력 3개( A, B, C in ), 출력 2개( S, C out) 으로 이루어진다.2. ... 이진화 십진법, 3초과 부호와 같은 여러가지 수학적 연산을 수행하는 가산기를 구성할 수 있지만, 대부분의 가산기는 2진수의 합을 계산한다. 2의 보수나 1의 보수를 이용하여 음수를

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [1주차 결과] 레포트

  병렬로 연결하면 여러 비트로 구성된 2진수의 덧셈 연산을 수행할 수 있다. 4개의 전가산기를 병렬로 연결해서 4비트의 2진수 덧셈을 수행하는 병렬 가산기이다. ... 전가산기는 쉽게 말해서 가수, 피가수에 올림수까지 더해져 세 가지 입력값을 가지는 조합회로라고 할 수 있다. ... Essential Backgrounds (Required theory) for this LabFull adder전가산기는 반가산기와 더불어 컴퓨터 구조에 있어서 가장 중요한 요소 중

  리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [7주차 예비] 레포트

  출력이 현재상태로만 결정되는 Moore 머신과 출력이 현재상태와 입력에 의해서 결정되는 Mealy 머신으로 구분이 된다.2. Materials & Methods (실험 방법)가. ... Compile -> Simulation에서 조건에 맞도록 파일 수정 -> Simulation -> Generate Programming File 실행 IMPACT 실행 -> 동작 확인2)

  리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [8주차 예비] 레포트

  적합하다.8개의 LED의 조합으로 문자 표시가 이루어지기 때문에 7-Segment를 제어하기 위한 디코더의 설계가 필요하다7-Segment Decoder7-Segment Decoder2. ... Compile -> Simulation에서 조건에 맞도록 파일 수정 -> Simulation -> Generate Programming File 실행 IMPACT 실행 -> 동작 확인2. ... Array에 표시하시오Parallel Load Data D~A: Bus Switch 1~4Count Up: Button Switch 1Count Down: Button Switch 2Clear

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [8주차 결과] 레포트

  blogId=rlakk11&logNo=220357833826&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F3) Hyperlink "http:// ... blogId=rlakk11&logNo=220357833826&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F" https://m.blog.naver.com ... 각각에 숫자가 카운트업이 되어 1,2,3,4,5,6,7,8로 FND로 보이게 된다.4. Conclusion (결론)가.

  리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [9주차 결과] 레포트

  blogId=rlakk11&logNo=220357833826&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F3) Hyperlink "http:// ... blogId=rlakk11&logNo=220357833826&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F" https://m.blog.naver.com ... 장치와 다르게, Text VFD에는 문자를 표시하기 위한 컨트롤러가 같이 구성되어 있기 때문에, 이 컨트롤러를 제어하는 로직이 설계되어야 함.Text VFD Write Timing2.

  리포트 | 11페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)3주차결과

  실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 전가산기를 구현하고 이를 FPGA를 이용하여 구현한다. ... c3;full_adder_g i1(a0, b0, cin, s0, c1);full_adder_g i2(a1, b1, c1, s1, c2);full_adder_b i3(a2, b2, ... c2, s2, c3);full_adder_b i4(a3, b3, c3, s3, cout);endmodule구현 회로코딩BoardFunctional simulation9(1001)+3

  리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)5주차결과

  디코더와 서로 반대의 역할을 하므로 2^n개의 입력 신호를 n비트 2진수 출력 신호로 변화시킨다. ... 임의의 입력 번호에 대응하는 출력만을 활성화 시키며 n비트 2진수 입력 신호를 2^n 개의 출력 신호로 변화시킨다. ... b00 : q = a;2'b01 : q = b;2'b10 : q = c;2'b11 : q = d;endcaseendendmodule구현 회로코딩Input & OutputResult

  리포트 | 20페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)9주차결과

  ; // 0endelsecounter2 = counter2 + 1;else if(number_down_w)if(counter2 == 8'b00110000)if(counter1 == ... = 8'b00110000; // 0counter2 = 8'b00110000; // 0endelsebegincounter1 = counter1 + 1;counter2 = 8'b00110000 ... 핀 번호 설정핀 번호를 설정해준다.핀 설정은 NET “소자이름” LOC = “P번호”;2.

  리포트 | 23페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)1주차결과

  전가산기(Full Adder)전가산기는 두 개의 반가산기로 이루어졌다. .반가산기를 살펴보면 두 2진수를 더할 때 각각 맨 첫 bit가 입력이라고 하였고 두 bit의 합의 결과가 S ... 반가산기의 경우 입력이 2개, 출력이 2개이다. ... 여기서 반가산기와 전가산기의 차이를 알 수 있다.

  리포트 | 14페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)6주차결과

  그리고 각각 1이 입력되었을 때에는 그 전의 값을 유지한다.다. SR플립플롭래치와 플립플롭은 비슷하지만 그 차이가 분명 있다. ... 순차회로정해진 input이 들어오면 정해진 output이 나오는 조합회로와는 달리 input과 다르게 현재 상태와 현재 입력의 조합으로 정해지는 회로로 현재 상태는 그 전의 입력에 ... 데이터 저장과 전송데이터는 0,1로 이루어진 2진법으로 이루어져있다.

  리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)8주차결과

  따라서 버튼을 2개 이상 사용하고 비동기식 신호를 3개 이상 사용할 경우에는 다음과 같이 원샷 시그럴을 이용해주어야 한다.2. one-shot signal 을 사용하지 않음이번엔 원샷 ... Segment 모양에 따라서 각각의 decode 된 2진수들이 존재한다.나. ... 핀 번호 설정핀 번호를 설정해준다.핀 설정은 NET “소자이름” LOC = “P번호”;2.

  리포트 | 24페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)7주차결과

  =1 z=0 s0 → s2x=0 z=0 s2 → s4x=0 z=0 s2 → s4x=1 z=1 s2 → s4x=1 z=1 s2 → s4x=1 z=0 s4 → s6x=1 z=0 s4 → ... x=1;z=0;endelse if((state==s2)&&(in==1'b0))beginstate=s4;x=0;z=0;endelse if((state==s2)&&(in==1'b1))beginstate ... 핀 번호 설정핀 번호를 설정해준다.핀 설정은 NET “소자이름” LOC = “P번호”;2.

  리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니