"2비트" 검색결과 61-80 / 23,698건

• 

  verilog code - (combo kit) 4bit 2진 덧셈기를 7-segment로 출력

  떼지면, 입력받은 두 수의 합을 7-segment의 일곱 번째 칸에 십의자리, 여덟 번째 칸에 1의자리 수를 10진수 표현으로 출력한다.그리고 위의 작동을 계속 되풀이 할 수 있다.2. ... 참고로 이렇게 7-segment의 자리를 지정해서 출력하는 방식을 dynamic display 방식이라고 하므로 모듈 이름을 dy_segment라고 지정했다.2. dot matrix ... _d_flipflop: 14bit를 clk신호에 맞춰 저장하고 출력한다.ⅴ) dotmatrix: dot_data에서 받은 14bit로 표현된 ‘정성훈’문자열을 bit14_d_flipflop과

  리포트 | 4페이지 | 1,500원 | 등록일 2014.04.25

  다운로드 장바구니
• 

  [2비트 비교기] 2비트 비교기

  다라서 n 비트 비교기는 2개의 수를 비교하는데 사용될 수 있다. ... 작성된 진리표를 이용하여 2비트 비교기의 부울식을 기술하시오.{1. 2비트 비교기의 부울식E = ABCD + ABCD + ABCD + ABCDG = BD + ACD + ABCL = ... 기술된 부울식을 이용하여 게이트로 구현하시오{고 찰● 비교기에는 2비트 비교기와 4비트 비교기등이 있다.● 각 JEDEC의 파일에는 각 회로의 특성에 맞게 부울식이 들어가게 된다.●

  리포트 | 4페이지 | 1,000원 | 등록일 2003.03.24

  다운로드 장바구니
• 

  64bit R2SDF FFT for OFDM verilog source

  설계 내용Input Data 28bit(real 14bit, imag 14bit)Output data 28bit- real 14bit(6bit.8bit)- imag 14bit(6bit ... .8bit)R2SDF Pipeline structureCoefficient : ROM 방식(Twiddle)w0=28'b0000010000000000000000000000;w1=28' ... de1 (.delay_out(delay_out), .delay_in(delay_in), .reset(reset), .clk(clk), .En(En));R2SDF_delay2 de2

  리포트 | 12페이지 | 6,000원 | 등록일 2009.12.22 | 수정일 2020.08.28

  다운로드 장바구니
• 

  16x2 문자형 LCD 를 FPGA상에서 4-비트 모드로 구동하기 위한 VHDL 코드

  busy, active high -- LCD interface signals Dout : inout std_Logic_vector(3 downto 0); -- 4 bit ... entity lcd16x2 isport(Clk : in std_logic; -- system clock(5MHz) Rst : in std_logic; -- asynchronous ... 1’)/nWrite(‘0’), always `0`(write) En : out std_Logic -- LCD Enable, active high);end lcd16x2;

  리포트 | 9페이지 | 2,000원 | 등록일 2012.02.20

  다운로드 장바구니
• 

  시뮬레이션pspice (NOR AMD 게이트, 7-세그먼트,4비트 병렬가산기, 두자리 BCD 가산기, 2진 하진 DA 변환기, ADC0804를 이용한 AD 변환), Timer 소자 회로 실험, 두자리 BCD 가산기

  0100(4)1③ 0110(6)0011(3)1010(10)0①②③① 35 + 28 = 63이 나오는지 확인하라② IC들과 회로들이 어떻게 동작하는지 설명하라35 + 28이지만 3과 2를 ... 결국, 십의 자리는 6 일의 자리는 3을 출력한다.① 실험 117 < 2진 하진 DA 변환기 >② 실험 120 < ADC0804를 이용한 AD 변환 >< Timer 소자 회로 실험 ... [그림 18-5]와 같은 회로를 구성한 후, 조건에 따른 출력을 표에 기록하라.f= {1.43} over {(R _{A} +2R _{B} )C}f=10Hz````````C=47 mu

  리포트 | 9페이지 | 2,000원 | 등록일 2019.06.23

  다운로드 장바구니
• 

  예비보고서 // 2의보수와 4비트 가감산기, 플립플롭과 시프트레지스터

  실험목적2의 보수에 대한 이해를 바탕으로 binary 4-bit 가 감산기를 이해한다binary 4-bit 가감산기를 구성하고 동작을 파악한다2. ... 실험이론논리회로에서 음수를 표현하는 세가지 방법 -> 부호절대값/ 1의 보수/ 2의 보수 가장쉽게 생각할 수 있는 방식으로서 msb를 무조건 부호비트로 사용하는 나머지는

  리포트 | 14페이지 | 1,000원 | 등록일 2010.11.16 | 수정일 2018.09.10

  다운로드 장바구니
• 

  2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비보고서 10장 4-bit Adder 회로 설계

  (E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다. ... 아날로그 및 디지털 회로 설계 실습예비 보고서실습 10. 4-bit Adder 회로 설계조7조제출일2016-11-24학번, 이름10-1. ... 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.10-2.

  리포트 | 4페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25

  다운로드 장바구니
• 

  C++ 입력받은 32비트 2진수를 아이피주소로 변환

  #include#include #include using namespace std;int binToDec(int bin, int i) //2진수를 10진수로 변경하는 함수{int dec

  리포트 | 1,000원 | 등록일 2009.11.17

  다운로드 장바구니
• 

  예비보고서 // 멀티플렉서, 인코더 및 디코더, 2진 4비트 가산기

  선택선으로 구성된다.이때 n선택선들의 비트조합에 따라서 입력중의 하나가 선택된다. ... 실험목적MUX/DEMUX와 Encoder/Decoder의 구조와 동작원리를 이해하고 이를 응용하는 능력을 기른다.1)4to1 MUX 와 1to 4DEMUX의 회로를 구성하고 동작을 이해한다.2) ... 3 to 8 MUX와 8 to 3 DEMDX 의 회로를 구성하고 동작을 이해한다.2.실험이론(멀티플렉스 MUX)멀티플렉싱이란 많은 수의 정보장치를 적은수의 채널이나 선들을 통하여 전송하는

  리포트 | 13페이지 | 1,000원 | 등록일 2010.11.16 | 수정일 2018.09.10

  다운로드 장바구니
• 

  결과보고서 // 7.2의보수와 4비트 가감산기 8.플립플롭과 시프트레지스터

  입력을 보수화시켜 가산의 형태로 계산함을 알 수 있었고, 연산하는 두수의 부호가 같고 최상위 2비트 캐리가 다를 때 발생하는 overflow에 대해서도 이해하였다.직접 브레드보드에 ... 결론 및 고찰이번 실험에서는 저번실험에서 구현했던 3bit 전가산기에서 더 나아가 감산까지 가능하도록 설계하는것이 목적이었다.우리조는 이번실험에서 너무 급하게 진행하느라 가산기를 1bit씩 ... 테스트해보지 않고 한꺼번에 구성했던탓에 어누부분에선가 잘못 연결된 부분이 있었는지 결국 실험을 통해 결과를 확인해 볼 수가 없었다.이론적으로 생각해보았을 때, 감산을 하는 원리는 2진수의

  리포트 | 7페이지 | 1,000원 | 등록일 2010.11.17 | 수정일 2018.09.10

  다운로드 장바구니
• 

  논리회로 실험 결과 - 64-bit IC RAM-type 7489 , 2-bit RAM

  더 큰 메모리를 얻기 위하여 메모리 칩들을 연결할 때 CS입력의 역할은 확실하다.《 2bit ram 회로 구성 》《 2bit ram 실험 사진 》《 2bit ram 직접 구성한 회로 ... RAM의 주 장점은 6비트 입력코드를 요구한다. ... partSENSE 0SENSE 1SENSE 0SENSE 11001LOWHIGHLOWLOW1010HIGHLOWLOWLOW0101LOWLOWLOWHIGH0110LOWLOWHIGHLOW《2BIT

  리포트 | 10페이지 | 3,000원 | 등록일 2007.11.13

  다운로드 장바구니
• 

  4-bit 전가산기(Full Adder)설계와 2의 보수를 이용한 감산기 설계

  관련 기술 및 이론(1) 4 bit 전가산기(Full-Adder)2진 병렬 가산기는 복수개의 비트들로 구성된 2진수 2개를 더해 결과를 출력하는 조합회로로, 그림과 같이 전가산기들을 ... 이와 같은 요령으로 n개의 전가산기를 연결하면 n비트로 구성된 2개의 2진수를 더할 수 있는 2진 병렬 가산기를 쉽게 구성할 수 있다. ... 감산에서 감수(빼는 수)에 1의 보수를 취하여 가산을 행하고, 자리올림수가 있으면 감산결과의 맨 아랫자리 비트에 1(자리올림수)를 더하면 감산동작이 이루어진다.

  리포트 | 14페이지 | 1,500원 | 등록일 2010.06.24

  다운로드 장바구니
• 

  결과보고서 // 5.멀티플렉서, 인코더 및 디코더 6.2진4비트 가산기

  실험1,실험2에서는 MUX게이트를 사용하지 않고 직접 MUX기능을 구현하였다.MUX는 Select신호의 입력에 따라 여러개의 입력중 하나의 값을 출력하는 것이다.2:1MUX에서는 Select ... n개의 입력에 따라 2n개중 하나의 출력을 내는 기능을 구현하였다. ... 신호가 0일때와 1일때 각각 A나 B의 값이 나오는것을 확인하였고 마찬가지로 4:1MUX에서도 한개의 출력을 내기 위한 방법을 익힐 수 있었다.실섬 3에서 2to4디코더를 설계하여

  리포트 | 8페이지 | 1,000원 | 등록일 2010.11.17 | 수정일 2018.09.10

  다운로드 장바구니
• 

  [논리회로] 2비트 비교기

  2비트 비교기【기본이론】n 비트 비교기는 n비트 수 X가 n 비트 수 Y와 같은지, 더 큰지, 더 작은지를 결정하는 회로이다. ... 따라서 n 비트 비교기는 2개의 수를 비교하는데 사용될 수 있다. ... : x1x0의 최상위 비트msb : y1y0의 최상위 비트LSB : x1x0의 최하위 비트lsb : y1y0의 최하위 비트① 2비트의 값이 같은 경우x0 = y0, x1 = y1즉

  리포트 | 6페이지 | 1,000원 | 등록일 2003.08.13

  다운로드 장바구니
• 

  반가산기, 가산기, 2bit 가산기 회로, 파형

  Simulation■반가산기●회 로●파 형■전가산기●회 로●파 형■2비트 가산기●회 로●파 형

  리포트 | 3페이지 | 1,000원 | 등록일 2007.09.22

  다운로드 장바구니
• 

  논리회로) 2‘s Complement Numbers를 이용한 Signed 4-Bit 병렬 가/감산기 (Pro_VSM 시뮬, 진리표, 실험사진)

  실험 제목 : 2‘s Complement Numbers를 이용한 Signed 4-Bit 병렬 가/감산기2. ... 실험 목적 - 2‘s Complement Numbers를 이용한 Signed 4-Bit 병렬 가/감산기를 직접 설계한다.3. ... 실험 내용 Select Bit가 0일 때 가산기, 1일 때 감산기로 동작하는 가/감산기를 설계한다. 가/감산 연산은 2‘s Complement Numbers를 사용한다.

  리포트 | 1페이지 | 1,000원 | 등록일 2013.06.09

  다운로드 장바구니
• 

  VHDL Quartus2 D 플립플롭을 이용한 N비트 레지스터 설계

  D 플립플롭을 이용한 N비트 레지스터 설계1) D 플립플롭 설계2) N bit 레지스터 설계N bit 레지스터를 D 플립플롭을 컴퍼넌트를 사용하여 설계하였습니다. ... 저장할 수 있는 반면 레지스터는 플립플롭들로 구성되어 각각의 입력에 따른 여러비트의 출력값을 저장할 수 있게 된다. ... 그대로 나오는 것입니다.첫 번째 클럭이 상승엣지일때 i2, i3, i5의 값이 1이므로 q2, q3, q5의 출력값이 1로 되고

  리포트 | 3페이지 | 1,000원 | 등록일 2007.05.14

  다운로드 장바구니
• 

  [논리회로] 2비트 비교기

  2비트 비교기1. 실험목적비교기의 개념과 동작특성을 익히고 PLD를 이용한 회로구현과 시뮬레이션을 통한 회로의 검증을 수행한다.2. ... 예비이론n 비트 비교기는 n 비트 수 X가 n 비트 수 Y와 같은지, 더 큰지, 더 작은지를 결정하는 회로이다. 따라서 n 비트 비교기는 2개의 수를 비교하는데 사용될 수 있다. ... 또한 ASCⅡ나 EBCDIC 코드와 같이 알파벳의 순서와 숫자의 오름차순으로 결정되어 있는 코드를 사용하는 경우에는 2개의 문자열의 크기를 비교하는 데에도 사용될 수 있다.1) 1비트

  리포트 | 5페이지 | 1,500원 | 등록일 2002.12.21

  다운로드 장바구니
• 

  [논리회로] 2비트 비교기

  x y(2) 2비트 비교기2비트 비교기는 1비트 비교기와는 달리 2비트씩의 입력을 서로 비교하는 회로이며 아래 그림 17-1은 2비트 비교기의 블록도이다.2비트의 수 x1x0와 y1y0를 ... {MSB : x1x0의 최상위 비트msb : y1y0의 최상위 비트LSB : x1x0의 최하위 비트lsb : y1y0의 최하위 비트{1 2비트의 값이 같은 경우2 x1 x0 〉y1 ... 기 본 이 론n비트 비교기는 n비트 수 X가 n비트 수 Y와 같은지, 더 큰지, 더 작은지를 결정하는 회로이다. 따라서 n비트 비교기는 2개의 수를 비교하는데 사용될 수 있다.

  리포트 | 1페이지 | 5,000원 | 등록일 2002.11.07 | 수정일 2017.02.21

  다운로드 장바구니
• 

  [쿼터스포함]2진코드-그레이코드 상호변환 회로, 8비트 해밍코드 생성과 에러검출기

  2) 합의 곱(Product of sum) - 합의 곱(Product of sum)은 입력단계인 1단계는 OR 항으로 구성되고, 출력 측인 2단계는 AND 항으로 만들어진

  리포트 | 6페이지 | 2,000원 | 등록일 2011.01.05 | 수정일 2020.01.29

  다운로드 장바구니