"JK FLIP-FLOP" 검색결과 61-80 / 498건

• 

  sr latch,D,T flip-flop 예비레포트

  실험 제목 [SR Latch, D Flip Flop, T Flip Flop]2. ... -t flip flopt 플립플롭은 JK 플립플롭의 J와 K 단자를 연결한 것으로 입력 단자가 T 하나 이며, 입력이 있을 때마다 플립플롭의 값이 반전된다. ... -SR latch래치(latch) 또는 플립플롭(flip-flop)은 1비트의 정보를 보관 또는 유지할 수 있는 회로이며 sequential logic의 기본요소이다.

  리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  건국대학교 전기전자기초실험1 14주차 결과보고서 A+

  커패시터 1F, 10F, 직류 전원공급장치, 전선그림 (a)는 SN74LS76A와 555타이머(NE555)의 내부 핀 구조를 나타내며 그림 (b)는 JK 플립플롭(Flip-flop ... 커패시터 1F, 10F, 직류 전원공급장치, 전선그림 (a)는 NAND 게이트(CD4001B)와 555타이머(NE555)의 내부 핀 구조를 나타내며 그림 (b)는 SR 플립플롭(Flip-flop ... (a) SN74LS76A와 NE555 핀 구조(b) JK 플립플롭 회로도JK 플립플롭의 입력신호를 생성하기 위해 실험 14-1.의 구형파 출력회로를 참고하여 회로를 구성하시오.함수발생기

  리포트 | 11페이지 | 5,000원 | 등록일 2024.04.14 | 수정일 2024.04.22

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 11 카운터 설계 예비 리포트

  카운터 설계요약: 이번 보고서를 통해 카운터에 대해 학습했다. 74HC73 JK Flip flop을 이용해 4진 비동기 카운터, 8진 비동기 카운터, 10진 비동기 카운터, 16진 ... 동기 카운터 회로도를 설계하고 파형을 확인해 보았다.서론: JK Flip Flop을 이용해서 00 01 10 11 등으로 증가하는 4진 카운터 등 증가하는 8진, 10진, 16진 카운터를 ... Flip flop을 이용해 4진 비동기 카운터, 8진 비동기 카운터, 10진 비동기 카운터, 16진 동기 카운터 회로도를 설계했다. 4진 비동기 카운터를 설계할 때는 1MHz의 구형파를

  리포트 | 6페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  [건국대학교 전기전자기초실험1 A+][2024 Ver] 15주차 - 결과레포트

  커패시터 1F, 10F, 직류 전원공급장치, 전선그림 (a)는 SN74LS76A와 555타이머(NE555)의 내부 핀 구조를 나타내며 그림 (b)는 JK 플립플롭(Flip-flop ... 커패시터 1F, 10F, 직류 전원공급장치, 전선그림 (a)는 NAND 게이트(CD4001B)와 555타이머(NE555)의 내부 핀 구조를 나타내며 그림 (b)는 SR 플립플롭(Flip-flop ... ↓7.375-0.43805↓-17.2555↓7.375-0.438(3)의 표와 JK 플립플롭의 진리표, 모의실험의 결과를 비교하시오.실험 15-3을 진행한 결과 JK플립플롭의 진리표,

  리포트 | 12페이지 | 5,000원 | 등록일 2024.08.10 | 수정일 2024.08.16

  다운로드 장바구니
• 

  디지털 논리회로 실험 7주차 JK-FlipFlop 예비보고서

  실험 목적S-R Latch와 J-K Flip-flop의 동작 원리를 살펴본다.2. ... (강제 RESET)5) J-K Flip-flop 7476, 3-INPUT NAND 7410의 datasheet를 확인하시오.4. ... 실험 기기 및 부품J-K Flip-flop 7476, 3-INPUT NAND 7410, NOT 게이트 7404, NAND 게이트 7400,NOR 게이트 74025.

  리포트 | 10페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그및디지털회로설계실습 11차 예비보고서

  실습 준비물실습 준비물부품JK Flip Flop 74HC73NAND gate 74HC00NOR gate 74HC02AND gate 74HC08OR gate 74HC32LED BL-R2131H ... 실습 목적JK Flip Flop 을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. ... Flip Flop 동작을 확인할 수 있었다.

  리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 11. 카운터 설계

  JK Flip Flop은 CLR이 High일 때 우리가 알고 있는 동작 방식이 나오므로 CLR에 High를 인가하였다. ... 11-3-1 4진 비동기 카운터이론부의 그림 14-2의 비동기식 4진 카운터에 1MHz의 구형파 (square wave)를 인가할 때, Q1 신호의 주파수와 Q2 신호의 주파수를 구한다 ... [그림 1]에 이론부의 [그림 14-2]의 비동기식 4진 카운터 회로를 나타내었다. High 신호는 5 [V]로 표현하였다.

  리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06

  다운로드 장바구니
• 

  부산대학교 응용전기전자실험1 4장 예비보고서

  가장 왼쪽 jk flip flop 하나가 2진 카운터, 오른쪽 세 개의 flip flop이 5진 카운터 이다.이때 2진 카운터의 출력을 5진 카운터의 clock에 입력하면 결과적으로 ... -A/D 변환기아날로그 신호를 디지털 신호로 변환시키는 소자이다. ... -입력이 모두 0인 경우- 모든 저항에 흐르는 전류가 없으므로 Vout = 05. 7490 카운터 소자에 대해서 조사하고 동작원리를 간단히 설명하시오.카운터는 수를 세는 데 사용되는

  리포트 | 11페이지 | 1,500원 | 등록일 2022.11.13

  다운로드 장바구니
• 

  Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

  , “S-R Latch, SR Latch S-R 래치, SR 래치”, 정보통신기술용어해설[4] 차재복, “D Flip-flop, Data Flip-flop, Delay Flip-flop ... D 플립플롭”, 정보통신기술용어해설[5] 차재복, “T Flip-flop, Toggle Flip-flop T 플립플롭”, 정보통신기술용어해설 ... T 플립플롭은 JK 플립플롭의 입력 J와 K를 묶어 T 입력으로 사용하여 구성할 수 있고, D 플립플롭의 출력 Q와 T를 XOR게이트로 묶어 D 입력으로 연결하는 방식으로도 구성할

  리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

  다운로드 장바구니
• 

  기초전자설계및실험 예비보고서 Mod N counter

  증가 값 출력- JK Flip-Flop을 이용하여 Mod-16 Up카운터를 설계한다. ... 1초마다 감소 값 출력-설계문제1)은 Mod-10 Up 카운터인 반면 이번에는 JK Flip-Flop을 이용하여 Mod-10 Down 카운터를 설계한다. ... 에 1초마다 감소 값 출력-설계문제 1)은 Mod-16 Up카운터인 반면 이번에는 JK Flip Flop을 이용하여 Mod-16 Down 카운터를 설계한다.

  리포트 | 8페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

  다운로드 장바구니
• 

  중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 카운터설계(counter) 예비

  JK FLIP-FLOP의 출력으로bar{Q}도 나오기 때문에 NOT게이트를 이용하지 않아도 된다. ... 첫 FLIP-FLOP의 J, K입력에는 HIGH가 들어가고, 2, 3, 4번 째 FLIP-FLOP의 J, K입력에는 앞의 FLIP-FLOP의 출력에 따른 입력이 들어간다. ... (동기 카운터의 경우, Function generator를 사용할 예정이므로 버튼 스위치는 필요 없음)동기 카운터는 비동기랑은 다르게 클럭 신호가 모든 FLIP-FLOP의 클럭 입력으로

  리포트 | 5페이지 | 1,500원 | 등록일 2020.12.23

  다운로드 장바구니
• 

  디지털 논리회로 실험 10주차 Counter 예비보고서

  기기 및 부품D Flip-flop, J-K Flip-flop, OR 게이트 7432, AND 게이트 7408, NAND 게이트 74005. ... [그림 1]의 회로의 D Flip-flop는 7474 칩(positive edge triggered D Flip-flop)을 사용함으로 Q의 값이 아닌bar{Q}를 CLK에 입력함으로써 ... JK-플립플롭의 JK 단자를 +5V로 하면 T-플립플롭으로 동작한다. 그림 11-4은 CK, QA, QB를 오실로 스코프로 표시한 예이다.

  리포트 | 14페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  A+ 중앙대 아날로그및디지털회로설계실습(결과)11. 카운터 설계

  서론JK Flip Flop을 사용하여 비동기식 카운터 및 동기식 카운터를 만들 수 있다. ... (실험목적과 중요한 결과를 함축적으로 표현한다.)JK Flip Flop을 이용하여 동기식 16진 카운터, 비동기식 8진, 16진 카운터를 설계해 보았다. ... (C) VCC로부터 버튼 스위치를 연결하고 chattering 방지 회로를 추가하여 첫 번째 Flip Flop의CLK 단자에 연결한다.

  리포트 | 5페이지 | 1,000원 (10%↓) 900원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험1(전전설1) (11) 디자인 프로젝트

  [사진 5] Divider using JK-flip/flop(7493)2.3. ... [사진 4] Divider by 4 using D-flip/flop(7474)JK-flip/flop(7493)의 경우, 이것을 binary counter로 사용하려면, RO(1)과 ... Clock Frequency Divider Using D-Flip/Flop(1)[사진 4]과 D-flip/flop(7474)의 data sheet를 참고하여 회로를 설계한다.(2)설계한

  리포트 | 16페이지 | 3,000원 | 등록일 2019.10.04 | 수정일 2021.04.29

  다운로드 장바구니
• 

  [A+] 중앙대 아날로그 및 디지털회로 설계실습11 카운터 설계 예비보고서

  실습 목적JK Flip Flop를 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. ... 실습 준비물부품JK Flip Flop 74HC73: 4개NAND gate 74HC00: 4개NOR gate 74HC02: 2개AND gate 74HC08: 2개OR gate 74HC32 ... 이용하여 10진 비동기 카운터의 회로도를 그린다. 11-3-2의 경우와 마찬가지로 버튼 입력에 따라 카운트가 증가하도록 설계한다.11-3-4 16진 동기 카운터 회로도그림 11-1의

  리포트 | 4페이지 | 1,000원 | 등록일 2021.09.06

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로설계실습 설계실습 11. 카운터 설계 A+ 예비보고서

  11-1. 실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. ... 설계 실습 계획서11-3-1 4진 비동기 카운터이론부의 그림 14-2의 비동기식 4진 카운터에 1MHz의 구형파 (square wave)를 인가할 때, Q1 신호의 주파수와 Q2 ... Oscilloscope) : 1대 브레드보드(Breadboard) : 1개 파워서플라이(Power supply) : 1대 함수발생기 (Function generator) : 1대 점퍼선 : 다수11-3

  리포트 | 3페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop 예비보고서

  Latch & Flip-Flop1. 실험목적1) 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. ... 출력이 변함3) Flip-Flop- 클럭을 입력받는 기억소자- CLK를 사용하는 동기소자- 클럭의 주기에 따라 클럭이 올라갈 때 입력에 의해 출력이 결정됨4) R-S Latch with ... edge에서 JK=01이면 Q=0, JK=10이면 Q=1, JK=00이면 Q=Q(t-1) (이전 값), JK=11이면 Q(t-1)' (이전 값의 보수)CLK이 0인 상태에선 JK의

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.04 | 수정일 2021.06.04

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 예비보고서11

  목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. ... 실습 준비물부품JK Flip Flop 74HC734 개NAND gate 74HC004 개NOR gate 74HC022 개AND gate 74HC082 개OR gate 74HC322 ... 개LED BL-R2131H(743GD)4 개Switch1 개저항 330Ω, 1/2W, 5%4 개사용장비오실로스코프(Oscilloscope)1 대브레드보드 (Bread board)1

  리포트 | 6페이지 | 1,500원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop - 결과보고서

  Latch & Flip-Flop1. ... 고찰이번 실험에서는 Latch with enable을 직접 구성해보고 truth table을 작성하여 enable 입력 값에 따른 Latch 회로의 동작을 알아보았고 Flip-Flop ... D Flip-Flop의 경우 Latch와는 다르게 클럭이 0에서 1로 변하는 순간에만 D의 입력에 따라 동작하기 때문에 실험 2와 입력 값을 가했을 때 Q와 Q'의 변화 속도에 차이가

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.04

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 레포트 7주차

  counter를 구성하는 모든 flip-flops의 clock 입력을 동일한 CLK신호로 연결하여 flip-flop의 출력이 동시에 변경될 수 있도록 한다. ... 그림 2에서 Q0의 변화는 다음 flip-flop의 clock으로 작용하고 T flip-flop의 동작 특성에 따라 Q1은 Q0신호 주기의 2배에 해당하는 신호를 발생한다. ... 따라서, 이상에서 살펴본 회로 분석과정을 정리하면 다음과 같다.각 flip-flop 입력의 excitation equation을 결정한다.Excitation equation을 flip-flop의

  리포트 | 26페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

  다운로드 장바구니