"analog clock" 검색결과 61-80 / 174건

• 

  예비3

  the clock frequency is calculated bywhere R is the resistance value and C is the capacitance value. ... Therefore its clock frequency is.VCC(or Vref)=5.120V and Vref/2=2.560V. ... CLK R (Clock In & Clock Reset) : It works as an internal clock by connecting capacitor and resistor.

  리포트 | 5페이지 | 1,500원 | 등록일 2011.06.01

  다운로드 장바구니
• 

  N통신공학실험 4장 예비 보고서 - PLL

  Charge Pump (C/P)P/D에서 나온 펄스폭에 비례하는 전류를 펄스 부호에 따라 밀거나 당긴다. ... 디지털 신호전송과 통신에서 결정적인 역할을 하는데 Analog RF에서 PLL은 주파수를 고정하는 용도로 주로 사용된다. ... 펄스를 전류로 변환해주는 과정에서 전류 이득(lcp)가 존재하고, 이 양은 lock time을 비롯한 PLL의 성능에도 영향을 준다.

  리포트 | 2페이지 | 1,000원 | 등록일 2012.12.17

  다운로드 장바구니
• 

  Post 6주차 통신공학설계, AM, SSB modulation 변조

  Phase-Locked Loop는 RF를 입력으로 받는데 여기서 RF는 VCO-LO에서 발생시킨 FM신호이다. 위와 같은 방식으로 필터를 통해서 메시지 성분을 추출해 낸다. ... Modulator에 있는 C에는 VCO-LO에서 연결을 받고, MIXER의 C에는 VCO-HIGH에서 연결을 받아서 SSB신호를 발생시킬 수 있다. ... Analog에서 쓰는 변조는 크게 Linear Modulation, Angle Modulation, Pulse Modulation이 있다.좀더 자세히 설명을 하자면, 정보를 가지고

  리포트 | 9페이지 | 4,000원 | 등록일 2014.03.06

  다운로드 장바구니
• 

  임플란트 제작과정 글과 그림 정리

  Excellent single용 plastic coping을 analog에 연결하여(연결 시 coping 상방의 돌출부와 analog의 단면과 방향을 일치시켜 연결한다.22. ... Shoulder부위의 locking기능 해지주조체에서는 plastic coping이 가지고 있던 shoulder부 lock기능이 필요 없다.주조 후 제거기(reamer)를 이용하여 ... 주조 전의 plastic coping이 implant shoulder에 lock 기능으로 완전 결합되어 있는 모습

  리포트 | 16페이지 | 2,000원 | 등록일 2010.11.27

  다운로드 장바구니
• 

  실험9예비 DAC&ADC

  요약실험 1) DAC-Single pulse clock으로 single pulse를 가하여 D/A converter의 출력을 측정한다. ... [실험9] D/A & A/D converter1. ... 이를 digital-to-analog Converter (D/A Converter)라 부른다.2) D/A 변환기의 원리먼저 확인한 D/A 변환기는 디지털 신호를 아날로그 신호로 변환해주는

  리포트 | 7페이지 | 2,000원 | 등록일 2014.05.13

  다운로드 장바구니
• 

  실험19 카운터 회로 예비보고서

  또한 Up/Down counter는 A/D (Analog-to-Digital conversion)에 많이 사용된다.4개의 플립플롭 2진 카운터는 16상태에서 0000, 0001, 0010 ... 카운터에서 한 계수 사이클 동안에 계수입력에 들어온 clock pulse 수를 modulus라 하며, modulus가 n인 계수기를 mod-n 카운터라 한다.은 비동기식 10진 계수기의 ... 작은 전달 지연으로 인해 빠른 클럭신호에 의해 구동할 수 있다는 점이 동기식 계수기가 비동기식 계수기에 비해 복잡해도 일반적으로 많이 사용되는 이유이다.동기식, 병렬식 및 클럭(clocked

  리포트 | 9페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

  다운로드 장바구니
• 

  아주대학교 통신실험 unit 8 결과보고서

  Disconnect the cable at the OUTPUT B of the clock generator and connect it to OUTPUT 1 of the clock generator ... Now connect the PCM Encoder's clock signal cable to o ehither OUTPUT 5 or OUTPUT 6.12. ... Sampling rate는 디지털화된 signal의 quality에 영향을 미치며, Nyquist 일반 원리는 analog signal의 최소의 sampling rate를 결정한다.8

  리포트 | 20페이지 | 1,500원 | 등록일 2013.11.28

  다운로드 장바구니
• 

  전기전자응용실험 Chapter 6, 7 80C196KC Microcontroller Pre-report

  Additionally, it can operate up/down counter, and can use external clock.2. ... PORT2 pins are mainly used in special functions for serial data transfer/external interrupt/host clock ... SW0 is connected with PORT0.0(AD0) through DG2111 analog switch, SW5 is PORT0.7(AD7).

  리포트 | 5페이지 | 1,500원 | 등록일 2012.08.05

  다운로드 장바구니
• 

  항공전자 시뮬레이션Ⅰ 실험 < ADF SYSTEM >

  단일 주파수 스펙트럼을 갖으며, 위상이 일치되고(phase-locked), 균일한 정현파이다[10].2. ... Functio발진기 회로망Mixer에서는 입력 및 국부발진기의 두 주파수의 합과 차 성분을 만들어내어 입력 신호 주파수를 상향변환(up-concersion) 또는 하향변환(down-conversion ... A/D Converter(Analog to Digital Converter)전압의 크기나 저항의 값과 같이 연속적인 아날로그량으로 나타낸 전보를 부호의 조합으로 나타내는 디지털량으로

  리포트 | 17페이지 | 1,000원 | 등록일 2016.06.13

  다운로드 장바구니
• 

  [마이크로프로세서실험] ADC 예비보고서

  A/D변환은 컨트롤 레지스터에 값을 넣거나 외부의 트리거 신호에 의해서 시작되며, 2MHz A/D clock에서 8bit single 변환 시간은 6 μs이고 10bit 일 때는 7 ... (SRES8) 값이 0이면 10bit, 1이면 8bit의 해상도를 갖게 되며 그 외 세부 내용은 아래와 같다.ATD Clock Prescaler인 PR4~PR0까지는 A/D 내부 clock을 ... ADC의 정의 및 원리Analog to Digital Converter의 약자이다. 즉 아날로그 신호를 디지털 신호로 변환하는 I/C이다.

  리포트 | 12페이지 | 1,500원 | 등록일 2012.05.30

  다운로드 장바구니
• 

  [결과]실험10. DAC & ADC converter

  OP amp는 digital출력에 따라 출력 전압레벨을 변화시키는데 사용하기 때문에 clock 주기 동안 각각 1에서 10에 대응하는 digital 출력 값이 열 개의 값을 가지는 ... DAC & ADC converter1. 실험과정 및 결과?실험1. DAC- 실험1에서는 위와 같이 D/A converter회로를 구성한다. ... analog 출력으로 변환되었는지 DAC output을 오실로스코프를 이용하여 관찰한다.

  리포트 | 3페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  Pre 10주차-통신공학설계, FM PM

  docId=1130642" 우편과 전기통신만을 지칭한다.Analog 통신이란? ... PM의 경우 변위가 메시지에 비례하기 때문에 가 입력에 대해서 메시지 신호의 미분에 비례한다.Phase-locked Loop의 원리에 대하여 조사할 것.Phase Locked Loop ... 의 형태로 복조를 수행하며 f=0에서의 특성은 아래 그림과 같다.Phase Locked Loop.

  리포트 | 6페이지 | 3,000원 | 등록일 2014.03.06

  다운로드 장바구니
• 

  [아주대]논회실 결과 실험10. D/A & A/D converter

  실험과정 및 결과실험 1) D/A converter- 실험방법 : 위의 회로를 구성하고 Single pulse clock으로 single pulse를 가하여 D/A Converter의 ... ADC는 아니지만 비교기를 통해 analog신호에 대한 digital신호 값을 유추해 낼 수 있다. 1kHZ pulse를 single pulse로 바꾸고 counter를 0으로 reset시킨다 ... D/A & A/D converter1.

  리포트 | 4페이지 | 1,000원 | 등록일 2014.09.04

  다운로드 장바구니
• 

  예비보고서#4&결과보고서#4

  These numbers are written to the DAC, sometimes along with a clock signal that causes each number to ... Digital Analog Converters(DAC)1. ... to the value represented by the currently latched number.

  리포트 | 5페이지 | 1,000원 | 등록일 2011.06.23

  다운로드 장바구니
• 

  Orcad를 이용한 PCB 설계

  source라이브러리 안에 있는 $D_HI또는 $D_LO선택. high값과 low값이 나온다.c. clock신호원 만들기source라이브러리에서 DigClock선택properties에서STARTVAL ... 소자R, L, C, I/V source, Transmission line ...analog_p.olb아날로그 수동 소자R, L, C, 가변R, 가변Cbreakout.olbPSpice ... source, voltage source->analog라이브러리의 소자들로 회로를 그린 후 시뮬레이션 파일 만들어서 시뮬레이션 하면 됨.파형 보고 싶으면 PSpice 메뉴바 trace에서

  리포트 | 8페이지 | 1,500원 | 등록일 2013.05.26

  다운로드 장바구니
• 

  결과(Unit10-ex2)

  signal-to-granular noise ratio에 필요한 clock frequency을 결정하는 것이다. ... 정상적으로 쫓아가는 동안 quantization interval의 크기를 천천히 감소하도록 한다.그림 5-28은 CVSD= 32kHz- clock frequency를 증가시키면 sampling ... (대게 연속적인 1‘s or 0's의 series이다) 그리고, 기울기 overload(과부하)의 왜곡 detection(검출)에 따르고, ramp(경사)의 기울기 증가는 analog

  리포트 | 16페이지 | 1,500원 | 등록일 2013.11.24

  다운로드 장바구니
• 

  연세대 응용실험 레포트 예비3

  ォ) To generate internal clock, this pin will connect some resistor and capacitor.4. ... (Pin 19) CLK R ( Clock Out )ェ) To generate internal clock, this pin will connect some resistor and capacitor ... In ths experiment there is a caution point in digital ground and analog ground. analog ground using high

  리포트 | 4페이지 | 1,000원 | 등록일 2010.09.13

  다운로드 장바구니
• 

  [논실]예비10, 200820126, 안효중, 4조

  (DAC : Digital 신호를 Analog 신호로 변환), A/D converter(ADC : Analog 신호를 Digital 신호로 변환) 회로의 동작을 이해하고 실험을 통해 ... 여기서 OP amp의 역할은 반전 가산 증폭기로써 카운터의 digital 출력에 따라 출력 전압이 바뀌게 한다.● single pulse clock으로 single pulse를 가해 ... 이렇게 되면 완전한 ADC는 아니지만 비교기를 통해 Analog 값에 대한 Digital 신호를 유추할 수 있다.

  리포트 | 6페이지 | 1,000원 | 등록일 2012.02.29

  다운로드 장바구니
• 

  통신실험 결과12

  This adds noise to the analog BPSK Signal. How does this effect the TTL BPSK SIGNAL? ... The VCO in the BPSK Demodulator should become locked.15. ... Does the VCO output signal remain locked onto the BPSK Signal?- 주파수가 커져 더 조밀해졌다.12.

  리포트 | 13페이지 | 3,000원 | 등록일 2012.12.23 | 수정일 2014.01.01

  다운로드 장바구니
• 

  예비보고서-Exp 6. Filter Design Using Microcontroller (1st Week).hwp

  signal2low가 되면, ADC 출력 신호를 read3low가 되면 Analog Digital convert4R과 C를 연결하여 내부 clock발생5Analog Digital ... 시켰을 경우 입력 전압의 범위는 0~이다.10Digital ground를 입력11~18convert된 Digital bit를 출력19R과 C를 연결하여 내부 clock발생20전압을 ... convert 완료6Analog voltage의 차동입력(+)7Analog voltage의 차동입력(-)8Analog ground를 입력9의 1/2에 해당하는 전압을 입력한다. open

  리포트 | 6페이지 | 2,000원 | 등록일 2010.10.09

  다운로드 장바구니