"analog clock" 검색결과 101-120 / 174건

• 

  통신공학실험 예비문제풀이

  PLL을 조절하여 디지털 클럭을 임의의 위상에 맞출 수 있듯이, Analog RF 신호 역시 PLL의 특정 part를 가변하여 출력 주파수를 원하는 주파수로 가변시킬 수 있다. ... PLL(Phase-Locked Loop) 31실험 5. FM 변조 및 복조 46실험 6. 주파수/전압 변환기 56실험 7. 펄스진폭 변복조기(PAM) 66실험 8. ... 펄스를 전류로 변환해주는 과정에서 전류이득(Icp)가 존재하고, 이 양은 lock time을 비롯한 PLL의 성능에도 큰 영향을 준변상황에 많은 영향을 받게 된다.

  리포트 | 18페이지 | 2,000원 | 등록일 2011.11.16

  다운로드 장바구니
• 

  구루병 등 대사성 골질환 정리

  1 /mm growthRickets Surgical treatment Femur Double level osteotomies Locked IM nail External fixation ... wks Within 2-4 wks, detectable healing evidence Newer options Human growth hormone, newer Vitamin D analogs ... bowing usually do not develop renal osteodystrophy Much more common in older children who have already

  리포트 | 47페이지 | 1,500원 | 등록일 2011.05.07

  다운로드 장바구니
• 

  실험 9. D/A & A/D Converter

  신호로 바꾸는 D/A Converter는 우리가 예상했던 데로 clock에 따라 동작을 잘하여 깨끗한 파형을 볼 수 있었다. ... 실험에서 사용한 D/A Converter는 0부터 9까지 counting 하는 counter 회로의 출력을 Analog로 바꿔주었다. ... 중간에 NAND gate인 7404와 7405 칩의 연결을 개방함에 따라 counting 하는 sequence가 변화하는 것을 볼 수 있었다.비교기를 이용해서 Analog 신호를 Digiter

  리포트 | 8페이지 | 2,000원 | 등록일 2009.03.10

  다운로드 장바구니
• 

  LCD 제어 최종보고서

  CPU clock대해 각각 4개의 명령이 4개의 클록 T1 후에 초기 값으로 설정된다. ... Analog Comparator13. ... ://cafe.naver.com/steeng/167/- AVR의 내부적 특징ATMEGA128 이론 및 실험x00;

  리포트 | 28페이지 | 2,500원 | 등록일 2011.11.16

  다운로드 장바구니
• 

  lab7 시프트 레지스터

  한 package에 2개의 독립된 positive edge-clocked D-FF이 있다.? ... Shift register를 응용한 회로의 구성 능력을 향상시킨다.d)응용 실습으로 ADC0804 analog to digital converter IC 구동을 확인하고 AD변환의 ... 표준 +5V DC 전원에서 동작하고 0~5V까지의 범위의 입력 analog 전압을 인코딩(디지털로 부호화) 한다.?

  리포트 | 11페이지 | 1,500원 | 등록일 2010.06.23

  다운로드 장바구니
• 

  [Lab#1]Logic Unit 사용법 LED 555IC 실습

  (예) http://www.alldatasheet.comhttp://www.analog.comhttp://www.intersil.comhttp://www.national.comhttp ... Pin configuration;?Astable multi-vibrator circuit;◎Free-running clock(Astable MV) frequency;? ... (D) 555IC timer IC : Astable multi-vibrator(free-running clock) 회로 구성○인터넷에서 555 timer IC의 datasheet를

  리포트 | 7페이지 | 1,000원 | 등록일 2011.06.18

  다운로드 장바구니
• 

  예비보고서-Exp 4. Digital Design Using Microcontroller (2nd week).hwp

  (system clock / 12)가 입력clock이고 system clock이 11.0592MHz이므로 계산해보면 0.9216MHz의 클록이 들어오는 것을 알 수 있다. ... (Reference : DAC0804 manual)① DAC0800은 8-bit high-speed current-output digital-to-analog converters로 ... ((sin(2*Pi*counter/100)+1)*127.5);if(counter == 100) counter == 0;}II) 100Hz의 경우#include #include "CMPT51

  리포트 | 8페이지 | 2,000원 | 등록일 2010.10.11

  다운로드 장바구니
• 

  아날로그시계 렙뷰 프로젝트

  clock라고 되어있는 아이콘에 Probe값이 출력되고 있다.Front panel에서 보면 위의 데이터가 시계의 Gauge에 출력되고 있음을 알 수 있다. ... 렙뷰를 공부하다 보니 예전에 배운 C언어의 확장 팩 같은 느낌이었다. ... 가리키는 것을 볼 수 있다.④ : Num indicator를 사용하여서 데이터화 시킨 날짜 값을 출력하고 있다.⑤ : 번들을 이용해서 계산된 데이터를 Gauge로 보내 출력하고 있다.Analog

  리포트 | 5페이지 | 4,000원 | 등록일 2012.03.21 | 수정일 2015.09.04

  다운로드 장바구니
• 

  전자식 계기 계량 알고리즘

  ADC 샘플링 주파수는 약 200KHz∼1MHz 정도이며 MCU 클럭은 4MHz∼5MHz 정도의 주파수를 사용하므로 미터링 칩은 32.786KHz Reference clock을 내부에서 ... Electronic Energy Meter전자식 계기(Electronic energy meter)는 AFE(Analog Front End)와 마이크로프로세서 그리고 외부 인터페이스로 ... ````````````````=`cos ^{2} x-(1-cos ^{2} x)`#`#`````````````````````=`2cos ^{2} x-1위의 유도로부터cos ^{2} x

  리포트 | 13페이지 | 1,000원 | 등록일 2012.07.18

  다운로드 장바구니
• 

  DLTS

  Transient recorder is a 12bit, 200kHz, AD converter ( Analog Devices RTI 834H ). ... 동작주파수가 높고 응답속도가 빠르면 충분히 큰 방출율 측정가능 Bias용 전원 : 광펄스나 폭이 좁은 경우 펄스 트랜스 사용 가능 신호처리부 : 보통 BOXCAR 적분기 사용되나 lock-in ... and storing the capacitance transients. - 그 측정을 제어하고 저장 커패시턴스 과도를위한 386PC.

  리포트 | 21페이지 | 1,000원 | 등록일 2011.06.14

  다운로드 장바구니
• 

  논리회로-D/A 와 A/D Converter 예비보고서

  A/D 변환기의 동작을 해석하는데는 시간이 걸리지만, 회로는 입력 clock 주파수는 1 MHz 이상 가능하다. ... 비교기의 출력 LOW는 AND Gate를 동작시키지 않게 하기 위해 clock pulse는 이 이상 카운터에 이르지 않는다. ... 따라서 Ramp형 A/D변환기의 정밀 되는 Ramp파형의 직선성과 clock 펄스의 안정도에 의해 결정된다.이 회로는 정밀도가 크게 요구되지 않는 간이형 디지털 멀티미터에 많이 쓰인다

  리포트 | 19페이지 | 1,000원 | 등록일 2008.04.30

  다운로드 장바구니
• 

  LCD 회로설계

  pixel4 data pairs + clock3 data pairs + clock8-bit dual pixel8 data pairs + clock6 data pairs + clockDVI가 ... and ShieldingapplicationLDIDVI6-bit single pixel3 data pairs + clock3 data pairs + clock8-bit single ... )Graphic Card (Digital→Analog)출력PC source (Digital)LCD Monitor (Analog→Digital)Graphic Card (Digital→

  리포트 | 7페이지 | 2,500원 | 등록일 2007.10.06

  다운로드 장바구니
• 

  FPGA의 구조와 동작에 대한 리포트

  Processor)가 많이 이용되는 영역에서도 FPGA를 이용한 구현이 더 유리하다.- Clock 생성 관련 PLL 등PLL 등의 block이 포함되어 있어서 FPGA 내부에 다양한 형태의 clock을 ... 또한 일반적으로 Analog 회로는 들어가 있지 않다. 하지만 NRE와 같은 것은 전혀 없다. 따라서 Risk가 거의 없다고 볼 수 있다. ... chip이다.

  리포트 | 8페이지 | 1,500원 | 등록일 2011.07.02

  다운로드 장바구니
• 

  LG전자 MC SW 합격 자소서입니다.

  디지털 회로에 대한 이해와 VHDL언어 습득- 이를 이용하여 Altera FPGA+ARM926 보드 상에서 'UART 통신을 통한 디지털 도어락'이라는 프로젝트도 진행하였습니다.3. ... RF 공학 수업을 들으며 Analog 회로 설계- 2.4GHz 대의 영역에 100MHz 이상의 대역폭을 가지며 10db 이상의 이득을 갖는 LNA(Low Noise Amplifier ... 이는 곧, 좋은 학점으로 연결되었으며 뿐만 아니라, C언어의 특성에 대한 이해, 논리적 사고능력 향상으로 프로그래밍 실력과 자신감이 생겼습니다.

  자기소개서 | 6페이지 | 3,000원 | 등록일 2012.11.01

  다운로드 장바구니
• 

  임베디드시스템설계 팀과제물 샘플

  (ioc2.2=0)2 clock free scaling function use. ... , 3-RS flipflop.PWM period and high output time formalityDividing 2clock free scaling function not use ... This signal in order to be a drive from is used the motor, in order to make soft analog signal with the

  리포트 | 28페이지 | 4,900원 | 등록일 2009.02.01

  다운로드 장바구니
• 

  마이크로컨트롤러 각 핀 에 대한 상세한 설명

  내부 clock 발생기와 oscillator inverter의 입력한다.7. XTAL2 : 프로세서의 오실레이터 인버터의 출력 핀이다. ... Clock out, 내부 clock oscillator의 출력. oscillator frequency의 1/2(duty 50%)의 frequency가 출력된다.9. ... 기능이다.reset 입력, open drain 출력, active Low, 최소 16 state 동안 logic "L"이 입력되어야 하며, reset sequence는 다음과 같다.① clock

  리포트 | 5페이지 | 1,000원 | 등록일 2007.10.07

  다운로드 장바구니
• 

  Lab(6) 카운터, 비교기, 포토 인터럽터 회로

  Up-clock입력이 논리 ‘L’→‘H’로 바뀌는 순간(↑) count 증가, Down-clock입력이 논리 ‘L’→‘H’로 바뀌는 순간 count 감소? ... 입력신호가 Analog여서 인지 카운트가 진행되다가 Reset될 때도 있었다. 환경적 요인 무시할 수 없는 것 같다. ... 정상 up-counting시; load 입력은 ‘1/High’, clear 입력은 ‘0/Low’ 으로 한다.?

  리포트 | 15페이지 | 1,500원 | 등록일 2010.06.23

  다운로드 장바구니
• 

  예비레포트 - OP-AMP

  : Analog inpuPin21: Analog outputPin22: overflorPin23: chip enablePin24: power downPin25: end of messagePin26 ... 1 μA (typical)- Zero-power message storage- Eliminates battery backup circuits- On-chip clock source- ... - Directly cascadable for longer durations- Automatic power-down (push-button mode)- Standby current

  리포트 | 5페이지 | 1,000원 | 등록일 2009.08.19

  다운로드 장바구니
• 

  Built-in Self-test (BIST) and Built-in Self-calibration (BISC) for Σ-Δ Analog-to-Digital Converter

  많은 회로가 점점 고 집적화 되고 매우 빠른 clock 환경에서 동작하게 됨에 따라서 test 기술도 여기에 발맞추어 발전해야 했다. ... 연구 제목Built-in Self-test (BIST) and Built-in Self-calibration (BISC) for Σ-Δ Analog-to-Digital Converter1 ... 배경이론ⓐ Analog-to-Digital Converter: A/D Converter 는 Analog signal을 Digital signal로 바꾸어 주는 회로로써 Digital

  리포트 | 12페이지 | 1,000원 | 등록일 2008.06.02

  다운로드 장바구니
• 

  주파수 합성이 가능한 PLL(Phase Locked Loop) 설계.

  PFD의 기본역할은 V1과 V2에 들어온 reference clock과 output을 비교하여 Up Code와 Down Code를 발생시킨다. ... Phase Detector를 그 특징 별로 분류하면 다음의 표와 같은데 크게Frequency Detector라고 불린다.형 태분 류회로 구분Switch 형태Analog MultiplexerAnalogExclusive-ORDigitalSequential2 ... pump, VCO(voltage controlled oscillator)등의 아날로그 circuit들을 재설계해야 한다는 부담을 가진다.

  리포트 | 20페이지 | 3,000원 | 등록일 2008.12.03

  다운로드 장바구니