"max+" 검색결과 61-67 / 67건

• 

  [프로그램언어] vhdl

  VHDL1.1 VHDL을 이용한 기본설계1단계: entity선언- 하드웨어 외부 입출력 인터페이스를 정의- 하드웨어 블록의 이름과 입출력 port를 선언2단계: architecture body 표현- 내부회로의 구조와 기능등을 표현{< 예제1.1-1: 2 입력 AND ..

  리포트 | 58페이지 | 1,000원 | 등록일 2001.11.25

  다운로드 장바구니
• 

  [디코더] ASIC실험-디코더설계

  ASIC 설계실험 결과 REPORT◎ 3×8 디코더 설계 ◎학과전자.정보 학부학년3학년학번:9844464성명박 원 규수업목요일 오후5∼6시50분1)이론디코더(Decorder), 복호기- n비트로 코딩된 2진 정보를 최대 2n개의서로 다른 출력으로 바꾸어 주는 조합회로-..

  리포트 | 5페이지 | 1,000원 | 등록일 2003.04.03

  다운로드 장바구니
• 

  [하드웨어언어설계] vhdl 설계

  Signal a와 b가 같기 위한 비교기를 실습하여 보자. 1. VHDL 설계LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY comp ISPORT (a, b : in std_logic_vector(1 downto 0); ..

  리포트 | 3페이지 | 1,000원 | 등록일 2003.04.23

  다운로드 장바구니
• 

  [디지탈설계] 디지탈 시계설계

  1. 카운터 설계카운터는 디지털 시계 설계시 모든 부분에 쓰이는 회로이다.세그먼트에 나타나는 시계가 움직이는 동작원리에도 쓰이며 알람, STOP WATCH에도 카운터를 사용하여 각 세그먼트에 숫자를 나타낼때 하나씩 그 숫자값을 증가시키는 기능을 하게된다.디지털 시계설계..

  리포트 | 26페이지 | 1,500원 | 등록일 2003.05.21

  다운로드 장바구니
• 

  [VHDL] 자동차 과속 경보 장치의 설계 using VHDL

  Abstract자동차 과속 경보장치는 자동차의 점화 플러그에서 주기적으로 발생하는 신호를 이용하여 자동차의 현재 속도를 측정한 후에, 현재 속도가 기준 속도를 초과할 경우 경보음을 발생시키는 기능을 수행한다.제 1 장 서 론여기서 설계하는 자동차 과속 경보 장치의 동작..

  리포트 | 29페이지 | 1,000원 | 등록일 2003.07.03

  다운로드 장바구니
• 

  [디지털 논리 회로 실험]디지털 논리 회로 실험,실습(Half/Full Adder, 4-bit Adder/Subtracter)

  디지털 논리 실험()-결과 보고서-Chap 6 7담당조교 *** 조교님전기전자공학부044**** ***044**** ***1.실험 결과Chap6. Half/Full AdderChap7. 4-비트 Adder/Subtracter2.실험분석 및 고찰Chap6. Full Ad..

  리포트 | 4페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

  다운로드 장바구니
• 

  [VLSI] VHDL을 이용한 전자시계

  VHDL 알테라를 이용한 전자시계의 구현입니다.LED와 LCD 두종류 모두 구현 가능하며코딩을 드레그 해서 알테라 맥스 플러스 투에서 실행하면 됩니다. 전자시계의 코딩및 한백전자 킷트 사용에 관해 궁금하시면메일주세요...참.. 이거 코딩다하시고 실제 동작시키실때는 각각..

  리포트 | 24페이지 | 무료 | 등록일 2002.06.16

  다운로드 장바구니