"subtractor" 검색결과 61-80 / 90건

• 

  결과03_Adder Subtractor

  또한 subtractor에 대해서도 half-subtractor와 full-subtractor를 구성하고 이를 adder와 비교해 보았다.가산기는 가장 기본적인 산술 연산인 덧셈 연산을 ... 첫 번째 전가산기 회로에서 발생한 Carry out이 두 번째 전가산기의 Carry in 으로 들어가게 되고, 출력으로 S1, S2, Carry out 이 발생하게 된다.2-bit ... 력xyzBD0000000111010110111010001101001100011111(5) 2-bit parallel adder를 구성한 뒤 각각의 입력에 대한 출력을 측정하고 결과 값을 확인하라.A1A2B1B2S1S2Cout00000000001010001001000110010100100010111001101100111101100010010011101010110101110111000101101001111000111110112

  리포트 | 4페이지 | 3,000원 | 등록일 2010.10.19

  다운로드 장바구니
• 

  실험3 예비보고서

  실험 목적Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해 보고 이를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 ... 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.① serial 가산기더하는 수와 더해지는 수의 비트 쌍들이 ... 전가산기의 CARRY부분에 BORROW 효과가 나타나도록(즉 보수를 취하여) 조절하여 구성한 회로가 바로 문제 (4)에서 구성한 회로인 것이다.(7) 가산기를 설계하는 방법에는 serial과

  리포트 | 4페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  실험 3. 가산기와 감산기(Adder & Subtractor)

  가산기와 감산기(Adder & Subtractor) >< 목 적 >Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해 보고 이를 ... 따라서 가산기와 감산기는 그 뜻 실제로는 모두 가산기로서 사용된다.(7) 가산기를 설계하는 방법에는 serial과 parallel 2가지의 방법이 있다. ... 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.1) 4-bit parallel adder① 논리회로 설계②

  리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] Address Generator, PC Calculation Unit, Branch Handler 예비보고서

  경우는 enable = 0, 나머지는 모두 enable = 1이다.모든 경우에서, 시뮬레이션 결과가 설계 조건을 만족함을 확인할 수 있다.③ Branch Handler비교 연산(subtractor ... 값을 설정한다.4to1 MUX를 통해, input select를 select bit으로 하여 선택된 값을 result에 저장한다.AND게이트에 result와 enable값을 통과시켜서 ... 실험에 대비하여 실제 코딩을 해 보았다.설계된 모듈은 다음을 만족해야 한다.select = 0일 때 nextpc = pc, select = 1일 때 nextpc = pc+offsetselect

  리포트 | 4페이지 | 1,500원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  가산기(Adder)

  TableInputsOutput1000010001011010001100001001111001010001000010010110010101010010110101011001010011010101011101001011110111100001000100010110100101010100110101101001010101010101101101001101110111110000110110011110110100101110111101111000101111011101111100111111111111실험 4. 2 Digit Adder-Subtractor 회로를 설계하고 제작하여 동작을 검증하라.2 Digit Adder - subtractor는 ... 이 2 Digit Adder - subtractor의 Truth Table은 다음과 같다.입 력출 력IdcarryA0B0A1B1SUM0Carry0SUM1Carry10000000000000100100001000100001100010010010000010110100011010100011110010100010000100110100101010100101110010110001100110101010111001010111101111000001011000101101001001111001101011010010101010110001011010011011110101100011011100111101101011111101111011110001011110101101111001111111101016 ... C0 S1 C1 = 0 0 0 0A0 B0 id A1 A2 = 0 0 0 0 1 → S0 C0 S1 C1 = 1 0 0 0A0 B0 id A1 A2 = 0 0 1 0 0 → S0

  리포트 | 32페이지 | 3,000원 | 등록일 2010.10.16

  다운로드 장바구니
• 

  Homework 디지털공학

  실행시키면 subtractor는 아주 더 크므로 sign-extension이 필요하다. ... ) 8-bit signed subtractor with sign extension: 위의 full-adder 코드에 y값을 2‘s complement 해주는 코드를 추가해서 그대로 ... Add_full (sum, c, x, y);input [7:0] x, y;output [8:0] sum;output c;wire [7:0] c_out;adder M1 (sum[0],

  리포트 | 4페이지 | 4,900원 | 등록일 2010.10.21

  다운로드 장바구니
• 

  쿼터스프로그램을이용한덧셈기뺄셈기

  (출력 V의 exclusive-OR는 오버플로를 검출한다.)[4비트 덧셈기-뺄셈기]M=0 일때 adder, M=1 일때 subtractor로 작동한다.

  리포트 | 4페이지 | 1,500원 | 등록일 2010.04.20

  다운로드 장바구니
• 

  논리회로실험-가산기와 감산기 결과보고서

  실험목적Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해 보고 이를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 ... = A'B'C + A'BC' + AB'C' +ABCC = AB + BC +AC(2) 감산기 (Subtractors)(2.1) 반감산기 (half-subtractors)- 반감산기는 ... , 전단계의 자리올림은 더해줄 수 없다.ABSC*************101< 반가산기 진리표>합(Sum) 자리 올림(Carry)AB010111AB01011< 반가산기의 카노맵 >S

  리포트 | 12페이지 | 1,000원 | 등록일 2007.12.29

  다운로드 장바구니
• 

  논리설계실험 chap02 가산기설계

  .- Testbench 를 직접 작성하여 Simulator로 입, 출력 signal을 확인Problem Statement4-bit Full adder/subtractor Cont`d ... ;s, co : out std_logic );- 전가산기 형태의 component 설계-Signal 지정- Architecture에 게이트 지정begins ... 덧셈, 뺄셈의 연산을 결정▶ M=0 이면 덧셈, M=1이면 뺄셈- 입력 : x ("0000"), y ("0000"), ci, m- 출력 : s("0000"), co▶ std_logic_vector

  리포트 | 8페이지 | 1,000원 | 등록일 2008.10.26

  다운로드 장바구니
• 

  디지털 논리 실험, Half adder와 Full adder 실험 예비 보고서

  Adder과 subtractor의 구성과 동작 원리를 이해하고 직접 구성해 본다.Ⅱ. 기본이론1. ... 마지막으로 음수+양수의 경우에는 결과값이 수 체계 범위 내에 있으므로 오버 플로우가 존재 하지 않는다.4) adder/subtractor를 verilog HDL로 구현하시오.module ... A4, B4;output S1, S2, S3, S4, C4;wire C1, C2, C3;assign S1 = A1 ^ B1;assign C1 = A1 & B1;assign S2 =

  리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

  다운로드 장바구니
• 

  카이스트 전자공학실험2 실험1 Combinational Logic Design, Flip-Flop, and Counter 결과보고서

  (또는-1)을 항등원으로 하고 보수(역원)는 이렇게 정의한다.→(2의 보수의 정의)→(1의 보수의 정의)이렇게 함으로써 생기는 장점은 subtractor가 없이도 뺄셈을 수행할 수 ... self starting up counter.A. ... logic circuits.2.

  리포트 | 15페이지 | 2,500원 | 등록일 2011.11.06

  다운로드 장바구니
• 

  디지털 시스템 설계 9장 연습문제(일부)

  Use only one adder-subtractor unit for all of the addition and subtraction operations. labelclearly all ... Use only one adder(i.e., no adder-subtractor and no ALU) for all the arithmetic operations. ... Use simulation to show that the synthesized circuits from Problem p9.2 and Problem P9.5 perform functionally

  리포트 | 7페이지 | 3,500원 | 등록일 2007.06.11

  다운로드 장바구니
• 

  예비03_Adder&Subtractor

  목적Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해 보고 이를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 ... 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.2진 직렬 가산기2진 병렬 가산기- serial ... 이를 해결하기 위해 전가산기의 출력 S와 C를 XOR gate를 통과시켜서 새로운 출력 B'을 만든다.

  리포트 | 7페이지 | 2,500원 | 등록일 2010.10.19

  다운로드 장바구니
• 

  실험3. 가산기와 감산기 결과보고서

  같다.INPUTOUTPUTABCD0000000000100100100100011011010000101010100110011011110010000101001011101010010111011100011110110011101011111110< 진리표 >< 회로도 >< 결과 >< 고찰 >이번 실험의 목적은 Logic gates를 이용하여 가산기(adder)와 감산기(subtractor ... 1 , C:0 일 때의 모습>< S:0, C:1 일 때의 모습>< S:0 , C:0 일 때의 모습>< S:1 , C:1 일 때의 모습>두 자리 이상을 덧셈할 때는 아랫자리에서 올라온 ... 자리올림수C의 출력을 얻는 논리회로(반가산기)를 구성한 것이다.(0,0)를 입력했을 때는 S:0, C:0이 나오고 (0,1) (1,0)일 경우는 S:1, C:0이 출력되었고 (1,1

  리포트 | 9페이지 | 1,000원 | 등록일 2011.01.11

  다운로드 장바구니
• 

  전가산기 전감산기 결과보고서

  실험제목: full adder (전가산기) ,full subtractor(전감산기)(결과보고서)1. ... of plus222 isSIGNAL tmp1 : std_logic;SIGNAL tmp2 : std_logic;SIGNAL tmp3 : std_logic;COMPONENT plus1PORT ... 구조적 - component 문을 이용하여 미리 짜두었던 source를 끌어들여source안의 시스템을 가져다쓴다.?

  리포트 | 5페이지 | 1,000원 | 등록일 2008.06.22

  다운로드 장바구니
• 

  전가산기 구성,2개의 4-입력 Multiplexer를 감산기로 사용(예비보고서)

  전감산기(Full subtractor)74LS153 multiplexer로 전 감산기를 구현하기 위해서는 하나는 차를 발생시키는데 사용되고, 다른 하나는 자리빌림을 발생시키는데 사용된다.예비 ... Demultoplexer의 회로도는 decoder 회로도와 같은데 입력단자 AB부분이 select 단자가되어 S0, S1으로바뀐다.2. ... 멀티플랙서의 논리식은Y = S'(D0A'B' + D1A'B + D2AB' + D3AB)가 되어 디코더와 유사하다.또한 멀티플렉서는 데이터통신 시스템에서 특정의 데이터를 선정하기 위하여

  리포트 | 3페이지 | 5,200원 | 등록일 2009.03.11 | 수정일 2018.07.08

  다운로드 장바구니
• 

  충북대학교 전기전자공학 디지털실험 5장 예비보고서

  전감산기(Full subtractor)74LS153 Multiplexer 로 전 감산기를 구현하기 위해서는 하나는 차를 발생시키는데 사용되고, 다른 하나는 자리 빌림을 발생시키는데 ... 예를 들어 에서와 같이 D,D,D,D의 신호를 선택선 A,B의 조건에 따라 1개만 선택하여 전송하는 경우를 보면 스토로브(strobe input)신호 S=1인 경우는 회로가 디스에이블 ... 멀티플렉서를 이용한 논리회로의 논리식을 의 멀티플렉서로 구성하는 경우는 위의 식에서 S = 0,= 0,= 1,= 1,= 0로 하면로 구성할 수 있다.3.

  리포트 | 4페이지 | 1,000원 | 등록일 2008.02.18

  다운로드 장바구니
• 

  [논리회로] 논리회로 실습 - Design of a Simple Traffic Controller

  Adder-Subtractor CircuitThis circuit shown a 4-bit adder-subtractor circuit. ... a subtractor.Each exclusive-OR gate receives input S and one of the inputs of B, Bi. ... Input S controls the operation.When S = 0 the circuit is an adder, and when s = 1 the circuit becomes

  리포트 | 3페이지 | 1,000원 | 등록일 2004.11.06

  다운로드 장바구니
• 

  [논리회로] 논리회로 실습 - Binary Adder-Subtractors

  Adder-Subtractor CircuitThis circuit shown a 4-bit adder-subtractor circuit. ... a subtractor.Each exclusive-OR gate receives input S and one of the inputs of B, Bi. ... Input S controls the operation.When S = 0 the circuit is an adder, and when s = 1 the circuit becomes

  리포트 | 3페이지 | 1,000원 | 등록일 2004.11.06

  다운로드 장바구니
• 

  실험 2. 가산기와 감산기 (ADDER & SUBTRACTOR)

  실 험 목 적디지털 시스템의 기본 요소인 가산기(adder)와 감산기(subtractor)를 Logic gates를 이용하여 구성해 보고기본 구조 및 동작 원리를 이해한다.2. ... 두 출력 중 합은 S로, 캐리는 C로 표시한다. 3개의 입력 bit의 합을 계산하여 나온 앞의 digit는 C(carry out)가 되며, 뒤의 digit는 합 S가 된다. ... S는 1의 값을 가지는 입력이 짝수 개일 때 0이 되며, 홀수개의 입력이 1일 때만 1이 됨을 알 수 있다.

  리포트 | 11페이지 | 2,000원 | 등록일 2009.03.10

  다운로드 장바구니