"가산기레포트" 검색결과 81-100 / 749건

• 

  8퍼센트를 넘어섰던 시중은행의 주택담보대출 금리가 6퍼센트대로 떨어진 이유

  REPORT8%를 넘어섰던 시중은행의 주택담보대출 금리가 6%대로 떨어진 이유? 학과 :? 학번 :? 성명 :? 담당교수 :? 제출일자 :목 차Ⅰ. 서론Ⅱ. ... 마찰로 인한 전쟁과 높은 인플레이션, 그리고 세계 강대국들간의 패권 전쟁으로 인류 역사상 유래 없는 격동의 혼란기를 겪고 있다.이에 따라 5%를 넘어섰던 은행채 1년물 금리는 지난 ... 본론1. 3주 만에 1%포인트(p) 넘게 내려간 것금융당국의 압박과 시장금리 하락에 은행들이 가산금리를 조절하자 3주 만에 1%포인트(p) 넘게 내려간 것이다.바야흐로 세계는 국가간의

  리포트 | 5페이지 | 3,900원 | 등록일 2023.01.30

  다운로드 장바구니
• 

  핵심이 보이는 전자회로실험 20장 결과보고서

  만일 가 무한대의 값을 가질 경우 전압이득은 다음과 같다.반전증폭기에 2개 이상의 입력이 인가되면 반전 가산증폭기로 동작한다. , 를 가산하는 반전 가산증폭기 회로의 그림이며 이 회로에서는 ... 이상적인 연산증폭기의 특성을 이용하여 출력전압을 구하면 다음과 같다.R =인 경우는 출력전압 가 되며 두 입력신호를 가산한 후 이득 만큼 증폭하는 회로로 동작하게 된다.인 경우 두 ... **실험 회로도에서 21-2번 회로도가 공백상태인 것은 실험 이후에 사진을 정리하는 도중 실수로 2번 회로도 사진도 같이 정리되어서 레포트에 작성을 못하게 되어 시뮬레이션으로 제출합니다

  리포트 | 8페이지 | 1,000원 | 등록일 2021.12.29

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 4주차

  값을 더한 가산기라면, 멀티 비트 가산기(Multi-Bit Adder)인 4비트 가산기를 설계하여 보자.(4) 감산기 : 두 개의 input이 A와 B일 때, A-B는 A+(-B)와 ... )를 합하여 합과 자리올림(Carry out : Co)을 출력시키는 논리 회로(반가산기의 입력에 자리 올림 입력 비트를 추가시킨 회로).(3) 4비트 가산기 : 전가산기가 1비트의 ... Verilog HDL 실습 4주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험

  리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  부산대 응전실1 4주차 예비보고서(A/D, D/A 변환기)

  REPORT제목 : 4주차 예비보고서1. A/D, D/A 변환기에 대해 설명하시오. ... 전압 가산형 D/A 변환기를 수식을 활용하여 증명하시오.전압 가산형 D/A 변환기에서는 전압이 계단식으로 증가하는 계단형 파형이 나옵니다. ... [그림 6] 전압 가산형 D/A 변환기A의 전압을 5V라고 하였을 때,V _{O} = {1k} over {8k} TIMES5V=0.625V가 나옵니다.

  리포트 | 9페이지 | 1,500원 | 등록일 2022.04.13

  다운로드 장바구니
• 

  시립대 전자전기컴퓨터설계실험1 7주차 예비리포트

  제 7주차 예비 리포트실험제목: 연산증폭기의 응용Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험1ProfessorStudent ID NumberNamesubmit date목차이론가 ... 주로 센서와 같은 민감한 계측기로부터 신호를 추출할 때 사용한다.6) 반전가산기(Adder)(1) 반전증폭기에 두 개 이상의 입력이 인가되면 반전가산기로 동작한다.두 신호의 전압 값을 ... ) 실험목적나) 실험이론1) 이론적 배경2) 반전 증폭기3) 비반전 증폭기4) 미분기5) 적분기6) 전압팔로워(voltage follower)7) 반전가산기(Adder)실험 장비 및

  리포트 | 15페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  [응용 전기전자 실험] D / A 변환기 예비보고서

  REPORT제 목 : D/A변환기과목응용전기전자실험1분반목요일학과학번이름제출 일자1. ... 이러한 방법에는 자리값을 갖는 저항 회로를 이용한 래더형 D/A 변환기와 전압 가산형 D/A 변환기가 있다.2. ... 전압 가산형 D/A 변환기 실험(4.4.1)의 1)을 Pspice를 이용하여 진행한 후, 표를 기입하시오.D3D2D1D0Y1Y2D3D2D1D0Y1Y20000-29mv-28mv1000

  리포트 | 7페이지 | 1,000원 | 등록일 2020.09.12

  다운로드 장바구니
• 

  서울시립대학교 전전설2 4주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  Data analysis (compare results, reasons of error)1) 실습 1이 실습은 1-bit 반가산기를 만드는 실습이었다. ... 수행 과제(1) Lab 1- 1-bit 반가산기를 if 문을 사용하는 Behavioral Level modeling으로 설계하시오.- 진리표ABCS0000010110011110(2) ... Lab 2- One-bit 전가산기를 다음의 두 가지 방법으로 각각 설계하시오.- 진리표ABCinCoutS0000000101010010111010001101101101011111i

  리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  전기및디지털회로실험 실험6 결과보고서

  반가산기와 전가산기의 기본동작을 이해하고 이를 실제 회로설계에 적용함으로서 논리회로를 다루는 능력을 키운다.3. ... 또한 불필요하게 복잡한 논리함수를 단순화시키는 방법으로 카르노맵을 응용하는 방법을 익히고 돈케어 조건을 다루는 예를 실습한다.조합논리회로 설계의 실례로 덧셈기(가산기)의 회로를 구현해 ... 예비보고서 단계에서 회로도 작성시 각 출력값과 트랜지스터 사이에 저항을 삽입하지 않아 실험도중 삽입하여 실험을 진행했다.7번 문항은 전가산기를 결선하고 결과를 측정하는 문항이었다.

  리포트 | 15페이지 | 2,500원 | 등록일 2024.03.12

  다운로드 장바구니
• 

  OO건설_인사총무(경력직)_최종합격 경력기술서_자소서 전문가에게 유료첨삭 받은 자료입니다.

  활용능력 보유- 업무협력 및 팀워크 향상을 이끌어 내는 조직적응 역량 보유- 책임감과 성실함을 바탕으로 한 완벽한 업무수행- 목표에 대한 도전의식과 반드시 달성하고자 노력하는 열정과 끈기- ... 종합건설업, 철근콘크리트공사업 등(1) 급여업무- 재직자 급여관리- 상여금, 연차수당 관리- 급여대장, 임금명세서 작성 및 교부; 급여항목 및 수당계산- 예수금 관리- 급여관련 주요 Report ... 4대보험 입•퇴사 신고 관리- 연말정산 신고 대행- 입출금 출납관련 장부 기장(2) 고객사 관리- 고객사 세무이슈 대응 (세무조사 등)- 고객사 Pay-roll 관련 주요 이슈 대응- 가산세

  자기소개서 | 3페이지 | 4,400원 | 등록일 2024.03.25

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard

  하나의 전가산기는 두 개의 반가산기와 하나의 OR로 구성된다. ... 표현하는 경우, 가산기를 가감산기로 사용한다. ... [사진 10] 반가산기 회로도ABSC*************101[표 3] 반가산기의 진리표2.4.2.

  리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29

  다운로드 장바구니
• 

  평등의 관점에서 본 군 가산점제도

  REPORT평등에 대하여(군가산점제도에관련된 남녀평등에 대하여)과목명 :담당교수:제출일 :대학:학번 :성명 :목 차1. 글을 시작하며.2. 헌법 제11조 1항에 대하여.3. ... 여군은 전체 복무 여군의 2.5%인 1천500명 정도로 추산되고 있다.지난해 레바논 전쟁 때 이들 중 일부는 포병부대와 해군 함정에서 활약했고, 지난 90년대부터 여성에게 개방된 전투기의 ... 가산점제도로 인한 차별의 대상3. 가산점제도의 평등위반여부를 심사함에 있어 적용되는 심사척도4. 가산점제도로 여성, 신체장애자 등의 평등권이 침해되는지 여부(적극)5.

  리포트 | 10페이지 | 2,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험] MYCAD에서 진리표 형태로 전가산기(full-adder) 셀을 만들고 검증하시오.

  (1)MYCAD에서 진리표 형태로 전가산기(full-adder) 셀을 만들고 검증하시오.두 1비트를 더하는 계산을 할 수 있는 전가산기는 진리표를 바탕으로 구성하였다.X와 Y, 두 ... .(2)위에서 생성한 전가산기 셀을 이용하여 4-bit 가감산기를 설계하시오.4-BIT Adder Subtractor 심볼4-BIT Adder Subtractor 심볼위 과정(1)에서 ... : XOR)Co의 논리식: Co = XY + YZ + ZXXYCinSCo0*************00110110010101011100111111위의 진리표로 ORCAD에서 전가산기

  리포트 | 3페이지 | 1,500원 | 등록일 2019.12.09

  다운로드 장바구니
• 

  [세법]2020년 중간과제

  결론본 리포트에서는 위에서 제기된 사례를 통한 질문사항인 4억원은 누구에게 얼마씩 배당되는지에 대해서{(각 금전대여에 대한 이자, 가산세, 지방세(종합소득세에 부가되는 지방소득세 포함 ... 그러므로 1순위 근저당권을 설정하여 A은행이 2020년 7월 1일날 채권채고액 3억원을 담보로 빌려준 2억원은 소득세 조세채권보다 기일이 늦기 때문에 후순위가 되는 것이다.그래서 소득세 ... 각 금전대여에 대한 이자, 가산세, 지방세(종합소득세에 부가되는 지방소득세 포함) 및 집행비용처럼 문제에 나오지 않은 요소는 무시한다.다음 일련의 사건이 있었다.1.

  방송통신대 | 5페이지 | 3,000원 | 등록일 2021.05.14

  다운로드 장바구니
• 

  29장 선형 연산 증폭기 회로 결과보고서

  이를 수행하기 위해 반전 증폭기, 비반전 증폭기, 단위이득 폴로어, 가산 증폭기 회로를 구성하여 전압이득 및 출력 전압의 계산값과 Pspice값, 측정값을 비교하였다. ... 그리고 측정값을 확인하거나 레포트를 작성할 때 두 측정값의 비교를 위하여 Scale을 같게 하거나 display 반전기능을 사용하면 좋을 것 같다는 생각을 했다.설계프로젝트 진행사항이번 ... 가산 증폭기 회로는 전압 이득을 -6을 가지기에 입력전압과 180도의 위상차를 가지며 6배 증폭된 출력 전압이 측정되었다.

  리포트 | 6페이지 | 2,000원 | 등록일 2019.12.22 | 수정일 2022.03.28

  다운로드 장바구니
• 

  컴퓨터구조 기말고사 족보,정리. 컴퓨터시스템구조 기말고사 족보,정리.

  전가산기의 구조와 진리표를 작성하고, 4-비트 병렬 가산기와 상태 비트 제어회로 설계하시오.4-비트 병렬 가산기와 상태 비트 제어 회로3. ... M 레지스터와 병렬 가산기 사이에 보수기를 추가한다. Q레지스터의 우측에 Q-1이라고 부르는 1-비트 레지스터를 추가하고, 그 출력이 Q0와 함께 제어 회로로 입력 되도록 한다. ... Report #2 (컴퓨터시스템구조, 컴퓨터구조)1. DMA의 문제점 2가지를 적고, 그 해결책을 각각 설명하시오.1) 각 데이터가 전송 때마다 시스템 버스를 두 번씩 사용.

  시험자료 | 7페이지 | 1,500원 | 등록일 2021.03.30

  다운로드 장바구니
• 

  전기전자 실험레포트 (결과) - 선형증폭기회로

  전자 19장 결과 레포트 , 선형 연산 증폭기 회로1. ... .(4) 가산 증폭기Q4) 출력전압의 이론값과 측정값 사이에 발생되는 오차를 설명하라.-> 가산 증폭기는 앞선 실험들보다 저항을 많이 사용하였기 때문에 저항의 표시값과 측정값 사이의 ... (측정) Slew Rate = 679KV/T그림 19-14 Slew Rate 측정(4) 가산 증폭기?

  리포트 | 4페이지 | 1,500원 | 등록일 2020.10.26

  다운로드 장바구니
• 

  디코더, mux, comprator, 4비트 감가산기

  여기에서는 add/sub회로는 4개의 전가산기를 필요로 하므로 미리 저장해놓은 F_A코드를 불러와서 wire에 연결시켜 주었습니다. ... 논리회로 및 실습결과 레포트1. 제 목 : Decoder, Mux, Comparator, 4bit-adder-subtractor2. ... 여기서 op값이 1로 지정해주어서 감산기를 만듭니다.4.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서 1

  그 중 산술연산에는 가산, 감산, 승산, 제산이 있는데 각 산술을 요약하면 다음과 같다.- 가산 기능 : 가산기(adder)라 불리는 논리 회로에 의해 실행되고 두 수와 자리 올림 ... REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치는 심대한 ... 동료애: 동료와 협력자가 전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일

  리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  서울시립대학교 전전설2 4주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  수행 과제(1) Lab 1- 1-bit 반가산기를 if 문을 사용하는 Behavioral Level modeling으로 설계하시오.- 진리표ABCS0000010110011110(2) ... Lab 2- One-bit 전가산기를 다음의 두 가지 방법으로 각각 설계하시오.- 진리표ABCinCoutS0000000101010010111010001101101101011111i ... ) module instantiation을 활용한 방법ii) Behavioral level modeling 활용(3) Lab 3- 4-bit 가산기를 2가지 방법으로 설계하시오i)

  리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  [농학과] 2024년 1학기 식물의학 중간시험과제물 A형(해충방제의 경제적 개념)

  이 레포트는 1. 식물병 저항성의 종류와 식물체의 방어기작을 식물체-병원체의 상호작용과 연결하여 설명하였다. 2-A(학번끝자리 홀수번). ... 즉 해충에 의한 피해액과 방제비가 같은 수준의 해충 밀도로, 현재 방제하지 않더라도 수확기에 해충 피해로 입은 경제적 손실과 약제방제 비용으로 투자한 비용이 같으므로 궁극적으로 경제적 ... 수평 저항성의 원인으로는 식물체 성분의 종류 및 함량, pH, 형태학적인 성질 등이 관여하며, 다수의 저항성 관련 유전자(polygene)의 가산효과에 의해 발현되기 때문에 병원균의

  방송통신대 | 9페이지 | 19,000원 | 등록일 2024.03.20

  다운로드 장바구니