"아주대학교 논리회로실험" 검색결과 81-100 / 447건

• 

  아주대학교 논리회로실험CMOS 회로의 전기적 특성 결과

  논리회로실험 결과보고서실험2. ... 개인적으로 이번실험으로 CMOS회로에 대해서 아무것도 모르고 있었는데 어느 정도 이해할 수 있게 되었고 Schmitt-trigger를 확인 할 수 있게 되었다. ... 또 실험과정의 대부분을 사진으로 찍어 결과보고서에 많은 사진과 실험과정을 담을 수 있도록 하겠다.

  리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험7 예비보고서

  시프트 레지스터를 조합 논리와 조합하여 순환 형태의 상태도를 가진 상태 기계를 만들 수 있다. ... 이러한 회로를 시프트 레지스터 카운터(shift-register counter)라 부른다. ... 시프트 레지스터카운터가 이진 카운터와 달리 이진 순서로 증감하여 카운트하지는 않지만 ‘제어’응용에서 유용하게 사용된다.회로입력 11011101이 클록 펄스에 따라서 들어가면 FF1~

  리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험9 예비보고서

  실험과정 및 예상결과실험 1. 2-bit RAM① 위의 사진과 같이 회로를 구성한 후에 Logic gate에 입력값을 넣어 출력값을 확인한다.② 한번에 하나의 bit(A or B)에 ... 실험목적반도체 memory의 기본적인 동작 원리를 알아보고 64-bit 기억 소자의 동작을 실험을 통해 확인한다.2. ... 셀(Cell)의 구조가 간단하여 고집적 회로 실현이 가능하므로 용량이 큰 소자를 구현할 수 있다.

  리포트 | 8페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험2 예비보고서

  1) 실험목적cmos 회로의 전기적 특성 이해2) 실험이론1. ... 이것은 원하는 바가 아니기 때문에 논리 설계자가 커패시터를 논리 회로의 출력에 의도적으로 연결하는 일은 드물다. ... , 패키징을 포함한 출력 회로들은 각각 어느 정도의 커패시턴스를 가지고 있는데, 이는 CMOS를 포함한 전형적인 논리군에서 2-10pF의 범위 내에 있다.(2) 하나의 출력을 다른

  리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

  다운로드 장바구니
• 

  아주대학교 논리회로실험CMOS 회로의 전기적 특성예비

  논리회로 실험 예비보고서실험2. CMOS 회로의 전기적 특성1. ... 실험 이론1)Logic levels & DC noise margins논리회로에서 사용하는 논리값은 1(High = VCC), 0(Low = GND)의 두 종류이다. ... 전형적인 CMOS 논리회로는 5V 전원으로 동작한다. 이러한 회로에서 0~1.5V 사이의 전압은 논리 0으로, 3.5V~5.0V의 전압은 논리 1로 해석한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  아주대 논리회로실험 설계 프로젝트 결과보고서

  실험 진행 순서- ALTERA 프로그램을 사용하여 Clock Dividirol Part, 7-segment power control Part의 회로를 모두 구성한다.- 구성된 각 파트를 ... 실험 준비물 & DataSheetQuartus Ⅱ 64-bit, DEO-NanoFND 1개[실험에 쓰이는 IC의 Data Sheet]7448 (BCD To 7-Segment)7490 ... 실험 목적- FPGA를 이용하여 Up ? Down Counter를 설계한다.? 작동 원리 설명1.

  리포트 | 8페이지 | 2,000원 | 등록일 2016.06.16

  다운로드 장바구니
• 

  아주대 논리회로실험 실험2 CMOS회로의 전기적 특성 예비보고서

  CMOS회로의 전기적 특성실험목적CMOS 회로의 전기적 특성 이해실험이론Logic levels & DC noise margins논리 소자의 logic level 판정 방식논리소자는 ... 사회적 책임을 다하는 엔지니어로 성장시킨다.나는 위 교육목표를 숙지하여 공학교육인증을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/20과목명: 논리회로실험교수명 ... 스윙과 잡음여유가 최대가 된다.- 스위칭 특성은 입력신호의 변화에 대한 회로의 반응속도를 나타내며, 부하 커패시턴스의 충전/방전에 소요되는 시간에 의해 결정된다.실험방법실험 주의사항74HC04N

  리포트 | 10페이지 | 1,000원 | 등록일 2016.09.21

  다운로드 장바구니
• 

  [A급자료] 아주대 논리회로실험 Quiz대비자료

  1. 다음 그림은 CMOS의 입력 전압 값의 변화를 나타낸 것이다. 아래 그림에 CMOS의 출력이 High, Low, Abnormal 상태가 되는 구간을 표시하여라.(단, VCC= 5V, VIHmin= 3.5V, VILmax=1.5V, GND=0V이다)GND(=0)

  시험자료 | 3페이지 | 3,500원 | 등록일 2016.07.09

  다운로드 장바구니
• 

  아주대 논리회로실험 실험1 basic gates 예비보고서

  『논리회로입문』. 서울 : 영한출판사, 2002 ... 사회적 책임을 다하는 엔지니어로 성장시킨다.나는 위 교육목표를 숙지하여 공학교육인증을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/13과목명: 논리회로실험교수명 ... 드모르간에 의해 만들어진 정리는 쌍대성의 원리를 사용한다.1. AND 함수의 보수는 각각의 입력 변수에 보수가 취해진 OR 함수이다.

  리포트 | 8페이지 | 1,000원 | 등록일 2016.07.20 | 수정일 2016.09.21

  다운로드 장바구니
• 

  아주대 논리회로실험 실험4 예비보고서 Multiplexer & Demultiplexer

  사회적 책임을 다하는 엔지니어로 성장시킨다.나는 위 교육목표를 숙지하여 공학교육인증을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/04/03과목명: 논리회로실험교수명 ... 익히고 실험을 통해 실제 동작을 확인한다.실험이론멀티플렉서 (Multiplexer)여러 개의 입력선 중에서 하나를 선택하여 단일 출력선으로 연결하는 조합회로이다. ... : 이정원분 반: 5조학 번:성 명:실험 4Multiplexer & Demultiplexer실험목적멀티플렉서(Multiplexer)와 디멀티플렉서(Demultiplexer)의 작동원리를

  리포트 | 5페이지 | 1,000원 | 등록일 2016.12.24

  다운로드 장바구니
• 

  아주대 논리회로실험 5 예비보고서 Decoder & Encoder

  사회적 책임을 다하는 엔지니어로 성장시킨다.나는 위 교육목표를 숙지하여 공학교육인증을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/04/10과목명: 논리회로실험교수명 ... %A4%80/2014%EA%B8%B0%EC%B4%88%EC%A0%84%EC%9E%90%ED%95%99%EC%8B%A4%ED%97%981/Decoder_and_Encoder.pdf.논리회로실험 ... 및 예상결과실험1 2X4 DECODER위 회로를 구성하고 모든 입력에 대하여 결과 값을 확인한다.

  리포트 | 8페이지 | 1,000원 | 등록일 2016.12.24

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과1 Basic Gates

  우선 이 실험은 논리회로실험 수업의 첫 실험으로 실험가운데 많은 어려움이 있었지만대부분의 실험이 예측했던 대로 Pspice simulation 값과 일치하는 결과를 얻어 만족할 만 ... OR, NAND, NOR gate에 대해서도 위 실험(1)과 같이 행하여 각각의 truth table을 작성하라. ... 그래서 하나로 모이는 출력부를 또 다른 논리 GATE 의 입력부로 두어야 한다.

  리포트 | 12페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  아주대 논리회로실험 실험예비1 Basic Gates

  따라서 이 Open collector 출력에서는 직접적으로 H, L의 논리 레벨이나 기타 출력을 얻을 수 없고 다른 회로에 종속되어서 어떤 값을 취하거나 신호를 전달 할 수 있게 된다 ... (4)에 대해서도 (2)와 같은 과정을 반복하라. ... 실험 1.

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  아주대 논리회로실험 counter 예비

  논리회로 실험 예비보고서실험8. Counter1. 실험 목적- 카운터의 동작원리와 특성을 이해- 동기식 카운터와 비동기식 카운터에 대해 이해- 2진 카운터에 대해 이해2. ... 카운터는 일정한 반복 출력순서를 발생하기 위한 순차논리회로이다. ... ->동기식과 비동기식 카운터의 차이동기식 : 회로가 좀 더 복잡하지만 Time delay가 발생하지 않는다비동기식 : 회로는 간단하지만 Time delay가 발생한다.즉, 비동기식/

  리포트 | 5페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  아주대 논리회로실험 프로젝트 FPGA로 Stop Watch 만들기

  J와 K가 모두 1인 때를 제외하고는R-S F/F의 동작과 똑같다.3) 래치 (D Latch): 디지털 논리회로에 있어서 Latch는 하나 이상의 비트를 저장하기 위한 디지털 논리회로를 ... 대한 그림 및 Block diagram2) FPGA 보드의 확장 연결: 보드 정면 아래쪽에 위치하는 JP2 커넥티를 플랫케이블(40P)를 이용하여 확장보드로써 브레드보드에 연결하여 실험을 ... 1번으로 하고 싶은 쪽과 커넥터의 삼각형 표시를 맞추어서 조립해야 한다.연결보드 구성도연결보드와 빵판 연결가상도: POWER(전원공급기) 대신 USB 전원(5V 공급)을 이용하여 실험해야

  리포트 | 15페이지 | 5,000원 | 등록일 2015.03.12

  다운로드 장바구니
• 

  아주대 논리회로 실험 래치와 플립플롭 예비

  논리회로 실험 예비보고서실험6. 래치와 플립플롭1. ... 순서논리회로의 기본 구성요소이다. ... 플립플롭은 내부가 논리 회로로 구성되어 있기 때문에 논리 회로에 준하는 빠른 동작속도를 얻을 수 있다.- R-S F/F (Reset-Set) : R-S 래치 회로에 클럭 신호를 추가

  리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  아주대 논리회로실험 설계 프로젝트 예비보고서(Stop Watch)

  있어서 Latch는 하나 이상의 비트를 저장하기 위한 디지털 논리회로를 말한다. ... 않다가 카운팅을 멈추면 비로소 1의 값을 가지게 되어 그 때 reset 버튼을 누르면 둘 다 1의 값을 가지게 되어 clear 단자가 작동한다.3) 래치 (D Latch): 디지털 논리회로에 ... 대한 그림 및 Block diagram2) FPGA 보드의 확장 연결: 보드 정면 아래쪽에 위치하는 JP2 커넥티를 플랫케이블(40P)를 이용하여 확장보드로써 브레드보드에 연결하여 실험을

  리포트 | 7페이지 | 3,000원 | 등록일 2015.11.28

  다운로드 장바구니
• 

  아주대 논리회로 실험 예비3 가산기 감산기 adder subtractor

  사회적 책임을 다하는 엔지니어로 성장시킨다.나는 위 교육목표를 숙지하여 공학교육인증을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/27과목명: 논리회로실험교수명 ... : 이정원분 반: 5조학 번:성 명:실험 3. ... 동작원리를 이해한다.실험이론가산기- 반가산기?

  리포트 | 8페이지 | 1,000원 | 등록일 2016.12.24

  다운로드 장바구니
• 

  [아주대] 논리회로실험 9장 예비(RAM)

  발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2012.11.09과목명: 논리회로실험교수명 ... : 이기근 교수님학 번: 200920137성 명: 이대경Experiment 9 RAMOBJECTIVES- 실험을 통해 RAM의 목적과 동작원리에 대해 알고 회로에 직접 구현해봄으로써 ... 접지, Read는 선택한 상태에서 값을 읽는다.< 실험2 >위와 같이 RAM 소자를 이용하여 회로를 구성하고 데이터가 write되는 것과 read되는 것을 관찰한다.데이터 쓰기 :

  리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

  다운로드 장바구니
• 

  [아주대] 논리회로실험 8장 예비(Counter)

  (=0)100010001A’B’(=1)010001000AB’(=2)001000100A’B(=3)000100010실험1에서는 위와 같은 결과를 얻을 수 있을 것이다.실험1의 회로는 앞 ... 2진수 결과 값을 관찰한다.< 실험 3-2 >위와 같이 74HC47을 이용하여 회로를 구성하고 7 segment display를 이용하여 실험3에서 얻은 0~9에 해당하는 2진수 결과 ... 시작되는 회로이다.

  리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

  다운로드 장바구니