"JK F.F" 검색결과 81-100 / 413건

• 

  아주대 논리회로실험 실험예비5 래치와 플립플롭(Latch & Flip-Flop)

  JK가 00, 01, 10 일때는 S-R F/F에서의 기능과 동일한 기능을 수행 한다. ... 그리고 S-R F/F와는 다르게 JK가11일 경우에는 클럭의 상승엣지 발생이전에 있던 출력 값이 클럭의 상승엣지가 발생하고 난 뒤 반대로(0은1로, 1은0으로) 바뀌게 된다.(3) ... F/F 역시 클럭화된 R-S F/F을 변형한 F/F이다.

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  디지털공학실험 (JK플립플롭 및 비동기식카운터)

  까지 순차적 으로 출력되었고 f 출력 후에는 다시 0부 터 시작되었다. ... a, 9~0까지 순차적으로 출 력되었고, 0 출력 후에는 다시 f부터 시작 되었다. ... 또, 해당 신호가 펄스상태인 것으로부터 클록 펄스라고 하는 경우도 있다.(2) JK 플립플롭- JK 플립플롭의 가장 큰 특징은 J=1, K=1 인 경우 JK 플립플롭의 출력이 이전

  리포트 | 11페이지 | 1,000원 | 등록일 2019.01.23

  다운로드 장바구니
• 

  [기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서

  확인4) 상태표를 기반으로 카르노맵을 작성5) 카르노맵으로 각 JK F/F의 부울식을 작성6) 부울식으로 회로를 완성3-bit Up-Counter의 카르노 맵과 부울식Binary ... Flip-Flop 여기표3-bit Up-Counter3-bit Up-Counter 상태표1) 상태 다이어그램으로 나타냄2) 상태표를 작성3) 여기표를 참고해 JK F/F의 INPUT를 ... 외부의 클록 펄스 (카운트 될 펄스)가 카운터 체인 의 JK 플립 플롭 각각에 직접 공급 되고 J 및 K 입력 모두가 모두 토글 모드로 함께 묶여 있음을 알 수 있지만 첫 번째 플립

  리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

  다운로드 장바구니
• 

  [결과레포트] JK Flip-flop과 클락 생성

  조절하기는 불 가능 하였다.또한 오실로스코프 자체의 측정에도 큰 오차가 존재한다.타이머를 1HZ로 맞추기 위해 위에와 같은 값(R1 = 10KΩ, R2 = 2.2kΩ, C = 100μF) ... JK Flip-flop과 클락 생성실험내용1. JK-Flip-flop의 동작형태를 파악하기 위해 이번 실험을 진행 하였다. ... AND, NOR 게이트로 JK-Flip-Flop만들기J,K=0,0 초깃값인 0을 유지한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2019.05.05

  다운로드 장바구니
• 

  VHDL실습 16진, 10진, 3진(5-6-7), 12진(2-13)카운터 설계 및 구현

  NAND게이트의 전달지연으로 인해 출력이 되먹임 된다.(7) JK-F/FJK플립플롭의 회로는 다음과 같다.Q의 값은 클락의 falling edge(0->1)에서만 변한다. ... JK플립플롭을 사용해 toggle모드로 동작한다. ck가 들어갈 때마다 값이 1씩 증가한다.(9) Divided-by-N Ripple Counter회로는 다음과 같다.NAND게이트가 ... 즉 특정시점(falling edge)에서만 값을 저장한다.(5) Master-Slave D-F/F with PRESET&CLEARMaster-Slave D플립플롭에 PRESET과 CLEAR를

  리포트 | 17페이지 | 2,000원 | 등록일 2019.04.20

  다운로드 장바구니
• 

  화실기 DSC실험

  =RT _{m} ^{2} M _{A} / TRIANGLE H _{fus}Naphthalene의K _{f} = {(8.3145JK ^{-1} mol ^{-1} )(350.72K) ^ ... {2} (128.164)} over {160.082}=818805.506p-DCB의K _{f} = {(8.3145JK ^{-1} mol ^{-1} ) TIMES (322.4K) ^{ ... 2} TIMES 146.992} over {158.167}=803163.615TRIANGLE T _{f} =M TIMES K _{f}Naphthalene의TRIANGLE T _{f}

  리포트 | 9페이지 | 2,500원 | 등록일 2019.07.15

  다운로드 장바구니
• 

  [예비레포트] Mod-n 카운터

  오실로스코프Bread Board, 장비 probe저항, LEDIC : 7400, 7402, 7404, 7408, 74107474 dual D flip-flop , 7476.7478 dual JK ... flip-flop7493 4-Bit Binary Counter, 4-bit Counters7490 Decade, Decade CounterNE555 Timer실험방법JK Flip-Flop ... 이 때 클락 주파수에 따라 0에서 F까지 변화하는 것을 확인한다.실험 전 예비보고서 준비할 때 비동기 Mod-16 카운터(실험1), Leading Edge 동기 Mod-16 카운터(

  리포트 | 8페이지 | 1,000원 | 등록일 2019.06.02

  다운로드 장바구니
• 

  [기초전자회로실험2] "D latch and D flip-flop / J-K flip-flop" 결과보고서

  Latch는 clock신호와 무관하게 출력이 결정되는 Asynchronous(비동기식)이고 F/F은 clock신호에 맞추어 출력이 결정되기 때문에 Synchronous(동기식)동기입력과

  리포트 | 4페이지 | 1,000원 | 등록일 2019.03.25 | 수정일 2019.04.01

  다운로드 장바구니
• 

  mon-n 카운터

  이 때 클락 주파수에 따라 0에서 F까지 변화하는 것을 확인하다. ... 이 때 클락 주파수에 따라 F에서 0까지 변화하는 것을 확인한다. ... 7-segment에 1초마다 증가 값 출력-JK Flip-Flop을 이용하여 Mod-16 Up 카운터를 설계한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2017.11.11

  다운로드 장바구니
• 

  A+ 디지털 시스템 실험 Latch & Flip-Flop <6주차 결과보고서>

  (x1,CLK,CLR);SR_Latch S1(w4,x1,w1,w2);and f2(x2,w2,CLK),f3(x3,D,CLR);SR_Latch S2(x2,x3,w3,w4);and f4( ... (x1,CLK,CLR);SR_Latch S1(w4,x1,w1,w2);and f2(x2,w2,CLK),f3(x3,D,CLR);SR_Latch S2(x2,x3,w3,w4)드는 다음과 같다.module ... nand B (Q_n,R,Q);endmodulemodule D_FF(input D,CLK,CLR, output Q,Q_n);wire w1,w2,w3,w4,x1,x2,x3,x4;and f1

  리포트 | 11페이지 | 1,500원 | 등록일 2017.07.05

  다운로드 장바구니
• 

  A+ 디지털 시스템 실험 Sequential Circuit 설계 및 구현 <7주차 결과보고서>

  (x1,CLK,CLR);SR_Latch S1(w4,x1,w1,w2);and f2(x2,w2,CLK),f3(x3,D,CLR);SR_Latch S2(x2,x3,w3,w4);and f4( ... (x1,CLK,CLR);SR_Latch S1(w4,x1,w1,w2);and f2(x2,w2,CLK),f3(x3,D,CLR);SR_Latch S2(x2,x3,w3,w4);and f4( ... Up/Down 카운터는 JK 플립플롭 4개를 이용해 구성하였고 입력을 하나 더 추가해 Up과 Down을 선택할 수 있도록 하였다.

  리포트 | 8페이지 | 1,500원 | 등록일 2017.07.05

  다운로드 장바구니
• 

  VHDL 카운터 설계 및 시뮬레이션

  /F with PRESET&CLEAR(6) Toggled Master-Slave D-F/F(7) JK-F/F(8) Ripple Counter(9) Divided-by-N Ripple ... 마스터 입력 쪽에 Not Gate가 없으므로 Falling Edge이다.Toggle: CK입력마다 Q가 계속 반전되는 것을 뜻 한다.(7) JK-F/F기존 플립플롭은 입력이 둘 다 ... 기존 플립플롭의 단점을 개선하기 위해 나타는 것이 JK 플립플롭이다.

  리포트 | 18페이지 | 2,000원 | 등록일 2017.11.26 | 수정일 2018.08.27

  다운로드 장바구니
• 

  플립플롭 예비보고서

  를 구성하고 절파 (5)를 반복하여 표 4(b)에 기록한다.(7) 절차 (6)에서 구성한 회로 (f)를 이용하여 D를 표 5와 같이 변화시키면서 Q와 와 논리상태를 측정하여 표 5( ... 회로도 (e)를 구성하고 D와 CLK를 표 4와 같이 변화시키면서 오실로스코프로 Q와 의 논리상태를 측정하여 표 4(a)에 기록한다.(6) 7474 D 플립플롭을 이용하여 회로도 (f) ... 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다.참고문헌디지털공학실험 시간(set-up time)을 설명하고 그림 9(f),(g)에 대하여 예상되는 입출력의 관계를 설명하라.D

  리포트 | 10페이지 | 1,000원 | 등록일 2018.03.18

  다운로드 장바구니
• 

  컴퓨터구조 1장 과제

  이 경우에는 (손으로 작성한 경우) 손으로 작성한 답안도 수요일 수업시간에 제출하세요.다음: 1-8, 1-9, 1-15, 1-16, 1-19, 1-20 (use JK flip-flops ... 설계하라. x=0일 경우 카운터 는 변화가 없고, x=1일 때 11, 10, 01, 00, 11의 순서로 반복된다JA = KA = xJB = KB = A’x[1-21] 두 개의 JK플립플롭 ... F(x,y,z) = ∑(0,1,5,7)yzx*************1답 : F = x’y’+xzb.

  리포트 | 7페이지 | 2,000원 | 등록일 2017.11.28

  다운로드 장바구니
• 

  [아날로그및디지털회로설계실습A+] 래치와 플립플롭 예비 레포트 입니다

  설계실습 계획서1) JK Master/Slave 플립플롭의 1's catching에 대해 조사하라.* 마스터/슬레이브 F/F (Master-slave Flip-flop)? ... MS-F/F는 기존 클럭부 F/F에 인버터를 추가해서 어떤 형으로든지 만들 수 있다. 이것은 두 개의 F/F를 종속 접속 하고, 클럭 펄스가 서로 역으로 공급 되도록 하였다. ... 또한, 클럭 펄스가 하강 에이지 일 때는 MS-F/F에 기억시켜 둔 내용을 출력측의 SL-F/F에 나타나도록 한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2017.10.06

  다운로드 장바구니
• 

  디지털 IC; 플립플롭 결과

  011↑toggleQ 출력의 주파수 f=60Hz결론 및 토의NOR 게이트와 7474칩 7476칩을 이용해서 플립-플롭을 꾸미고 어떻게 출력이 되는지를 관찰했다. ... }}0↑11↑0실험3(에지트리거 D 플립-플롭)에지트리거 JK 플립-플롭DCLKQ0↑01↑1에지트리거 JK 플립-플롭실험4(에지트리거 JK 플립-플롭)JKCLKQ00↑010↑101↑ ... JK 플립-플롭의 동작을 관찰한다.실험 데이터RS 래치 회로도실험1(RS 래치)RSQ{bar{Q}}*************001실험2(D 래치)클럭화 D 플립-플롭DCLK{bar{Q

  리포트 | 4페이지 | 1,000원 | 등록일 2017.10.11 | 수정일 2017.10.27

  다운로드 장바구니
• 

  카운터 레지스터 메모리 프로그램가능소자의 구조

  JK 플립플롭을 사용하여 상태여기표만 작성하라.입력현재상태차기상태JK 플립플롭의 입력XABCDABCDJAKAJBKBJCKCJDKD0000000000000000111111111111111100000000111111110000000011111111000011110000111100001111000011110011001100110011001100110011001101010101010101010101010101010101000000011110xxxx100000000111xxxx000111100000xxxx000001111000xxxx011001100110xxxx10011egister ... (풀이)F_1 (A_1 , A_0 ) = sum(0, 1, 2)F_2 (A_1 , A_0 )=sum(1,2)(예제 7-5) 다음의 ROM Truth Table (부분적)을 프로그램하라.InputOutputA3A2A1A0F7F6F5F4F3F2F1F0000000001111111100001111000011110011001100110011010101010101010111000000000011100101000000001111101001010000000001010000101000000100111100001111101100001111000001000100010001001101110111011101 ... |T TT/C(예 7-10) 다음의 논리함수를 PLA를 사용하여 구현하라.F_1 = (B'C' + A'C' + A'B')'->F_1 ' = B'C' + A'C' + A'B'F_2

  리포트 | 25페이지 | 6,000원 | 등록일 2017.12.31

  다운로드 장바구니
• 

  동기식 카운터

  동기식 카운터이므로 모든 플립플롭들이 동일한 CLK에 의해 동시에 동작합니다.16진 카운터 이므로 2^{ 3} >16진 카운터 > 2^{ 4}보다 작기 때문에 JK f/f이 4개가 ... f/f 7476IC은 하강 엣지에서 동작합니다. ... f/f 7476IC은 하강 엣지에서 동작합니다.

  리포트 | 8페이지 | 1,500원 | 등록일 2016.11.08 | 수정일 2016.11.10

  다운로드 장바구니
• 

  플립플롭 결과보고서

  따라서 클럭 펄스가 들어올 때마다 출력이 바뀌게 된다.(7) 표 7을 검토하여 JK 플립플롭의 동작 특성을 확인하라.JK 플립플롭은 RS 플립플롭과 T 플립플롭을 결합한 것이다. ... D에 데이터가 들어와 있어야 하며, 이 때 CLK에 앞서서 D가 들어와야 하는 최소한의 시간 간격을 설정 시간(set-up time) 이라고 한다.(5) 표 5를 통해서 회로도 (f) ... 다만 JK 플립플롭에서는 T 플립플롭에서 처럼 J=K=1 일 때 출력이 반전될 뿐이다.종합 검토 및 고찰실험을 하기 전 소자의 연결 상태를 알기 위하여 웹사이트(alldatasheet.com

  리포트 | 5페이지 | 1,000원 | 등록일 2018.03.18

  다운로드 장바구니
• 

  [면역학실험]면역 시냅스 형성 분석

  T cell이 쉬고 있을 때는 F-actin이 동등하게 분배되고 있으나, APC와 T cell이 만났을 때는 갑자기 F-actin이 많이 발현되어immunological synapse를 ... cells/㎖ for 1 hour→ RPMI는 살고 있던 환경과 같도록 cell이 잘 자랄 수 있도록 하는 medium이다.② Jurkat T celed Raji B cell + JK ... 568을 빨간색으로 immunofluorescence staining하여 synapse를 형성하는 것을 형광현미경을 통해 관찰하는 것이다.실험 중, Raji B cell과 JK T

  리포트 | 6페이지 | 2,000원 | 등록일 2018.02.06 | 수정일 2020.08.05

  다운로드 장바구니