"BCD 가산기" 검색결과 101-120 / 202건

• 

  서강대학교 컴퓨터학실험II 4주차 예비레포트 3 / 논리 및 연산회로

  2진수의 연산법반가산기 및 전가산기의 이론반감산기 및 전감산기의 이론2`s complement 연산법일반 조합회로의 설계절차K-map을 사용한 최소화 기법BCD to 2421 부호변환기의 ... 진리표2진-Gray 부호변환기의 진리표Boolean 함수의 NAND 게이트만의 수행Boolean 함수의 NOR 게이트만의 수행기타 이론

  리포트 | 4페이지 | 1,500원 | 등록일 2008.06.18

  다운로드 장바구니
• 

  디지털로직실험/최신 디지털 공학 실험 11 가산기와 크기비교기

  우리는 먼저 2진/BCD 변환기를 만들어보고 그 다음으로 2진/Excess-3 변환기를 만들어보기로 했다. ... LED가 ON일 때는 논리 1을, OFF일 때는 논리 0을 나타낸다.먼저 2진/BCD 변환기를 만들기 위해 주어진 회로 그림 11-1을 보자. ... 실험 11가산기와 크기 비교기실험 목표4비트 2진/Excess-3 코드 변환기의 설계, 구현 및 테스트.오버플로우(overflow) 검출이 가능한 부호 있는 가산기의 설계.사용 부품7483A

  리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

  다운로드 장바구니
• 

  디지털 회로 자판기 보고서

  저장부에도 HD74HC74P가 사용되며 UCY7483N감가산기에서 출계산된 값이 각 비트마다 HD74HC74P에 하나씩 들어간다. ... 앞에서 얘기한 것처럼 HD74HC74P가 저장을 하는 기능이 있으므로 입력값을 저장하고 있는 상태에서 UCY7483N감가산기의 B레지스트에 다시 보내어 입력이 된다. ... SN74LS90DE4-decade counter (separate divide-by-2 and divide-by-5 sections)SN74LS90DE4 IC칩은 매진표시부 역할을 하며 2진수를 BCD로

  리포트 | 10페이지 | 4,000원 | 등록일 2015.12.18 | 수정일 2021.03.22

  다운로드 장바구니
• 

  아주대학교 논리회로실험 설계 에비보고서

  중간에 보이는 4 Bit Adder인 IC 74283의 경우 가산기로써, 우측의 not, and, or gate 들과 함께 숫자 반전의 기능을 수행한다. ... 즉, BCD data를 7seg control signal로 decoding해주는 decoder기능을 한다고 할 수 있다.

  리포트 | 6페이지 | 1,500원 | 등록일 2016.06.16

  다운로드 장바구니
• 

  디코더 인코더

  목 차디코더(Decoder) - 2-4라인 디코더 - 3-8라인 디코더 - 3-8라인을 이용한 전가산기 회로 - BCD-10진 디코더 인코더(Encoder) - 4-2라인 인코더 - ... 세그먼트 표시기BCD – 7 세그먼트 디코더 - 4bit로 구성된 BCD값을 입력으로 받아 7 세그먼트 표시기에 출력을 나타내는 조합회로이다.7 세그먼트 표시기7 세그먼트 표시기{ ... 2개, 출력이 4개로 표현되는 회로이다.디코더(Decoder)3-8라인 디코더 - 입력 3개, 출력이 8개로 표현되는 회로이다.디코더(Decoder)3-8라인 디코더를 이용한 전가산기디코더

  리포트 | 16페이지 | 3,000원 | 등록일 2006.11.10

  다운로드 장바구니
• 

  연산방식

  .- 장점 : 직렬 연산 방식은 하나의 전 가산기만 있으면 되므로 연산 장치를 간단히 구현할 수 있다.- 단점 : n 개의 비트를 연산하기 위해서는 n 회의 덧셈과 시프트 명령이 있어야 ... n 비트를 연산하기 위한 연산 명령은 1회로 끝나기 때문이다.- 단점 : 병렬 연산은 레지스터의 내용을 병렬로 연산기에 입력시켜야 하고, 이들을 병렬로 연산하기 위하여 n 개의 전가산기가 ... 9이다.- BCD는 10진법과 6(0110) 만큼 차이가 난다.

  리포트 | 4페이지 | 1,000원 | 등록일 2012.12.06

  다운로드 장바구니
• 

  가산기와디코더

  실험제목 : 가산기와 디코더 회로2. 실험목적 :-가산기의 구성방법과 동작원리를 이해하고 병렬가산기를 이용한 가산의 실험을 통하여 가산기에 대한 응용력을 기른다. ... 가산기는 컴퓨터뿐만 아니라 수치데이터를 처리하는 여러 디지털 시스템에서 중요한 역할을 하므로 가산기의 동작원리에 대해 이해하는 것이 디지털시스템의 응용에서는 필요하다.1) 반가산기2진 ... 디코더는 BCD코드를 입력하여 각각의 해당하는 10진수를 7세그먼트 표시장치로 출력하는 4개의 입력과 7개의 출력을 가진 디코더이다.5.

  리포트 | 10페이지 | 1,000원 | 등록일 2012.12.04

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험10 예비보고서

  가산증폭기에서는 IC형인 연산증폭기(operational amplifier)를 사용하는 것이 일반적이며 연산증폭기는 Op Amp라 일컫는 경우가 많다. ... 오른쪽 그림에서 나타낸 바와 같이, D/A 변환기는 디지털시스템과 외부 시스템과의 인터페이스장치인 것이다.연산증폭기D/A 변환기의 가산증폭기로서는 Op-Amp가 사용되며, 연상증폭기는 ... 오른쪽 그림의 D/A변환기 블록도에서 나타내고 있는 바와 같이 변환기는 저항회로망(resistornetwork)과 가산증폭기(summing amplifier)로 분류된다.

  리포트 | 10페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

  다운로드 장바구니
• 

  [논리회로실험설계] 한 자리 십진수 가산기

  BCD 가산기를 이용한 10진수 가산기라고 말하는 것이 오히려 더 정확한 표현인 것 같다. ... 가산기 이다.BCD 가산기에서 사용되는 소자는 7408, 7432, 7483 소자를 이용하였다. ... 하지만 여기서 [1 0010]은 BCD 코드로 12를 나타낸다.이 실험에서 나타내야 하는 것은 바로 BCD 가산기 이다.

  리포트 | 14페이지 | 2,000원 | 등록일 2011.07.14

  다운로드 장바구니
• 

  [Flowrian] BCD to Seven Segment 변환기의 Verilog 설계 및 시뮬레이션 검증

  BCD to Seven Segment 변환기의 동작은 Verilog 언어가 제공하는 3가지 방식, Dataflow, Behavior, Structure 관점에서 전가산기의 논리동작을 ... BCD to Seven Segment 변환기의 사양2. Dataflow 형식 BCD to Seven Segment 변환기의 Verilog 설계 및 검증3. ... Structure 형식 BCD to Seven Segment 변환기의 Verilog 설계 및 검증

  리포트 | 18페이지 | 1,000원 | 등록일 2011.10.31

  다운로드 장바구니
• 

  [컴퓨터과학] 컴퓨터 과학 중간대체 레포트(10문제)

  보관된 값과 누산기의 값을 더하여 결과를 다시 누산기에 보관하는 역할을 한다.가산기는 반가산기(Half Adder)와 전가산기(Full Adder)로 나누어진다. ... 전가산기는 두개의 가능하다. ... 조합 논리 회로의 가산기(adder)에 대해 설명하시오.가산기란 컴퓨터의 연산 기능 중에 덧셈의 기능을 수행하는 것으로 두 숫자의 비트를 함께 더하는 기본적인 전자 회로이고, 레지스터에

  리포트 | 11페이지 | 1,000원 | 등록일 2004.05.16

  다운로드 장바구니
• 

  디지털 공학 자유과제 주사위게임 설계

  또한 주사위의 값을 결정하는 두 개의 3비트 BCD 코드를 비교하는 과정에서 비교기를 쓰지 않고 7483가산기를 사용하여 감산 시 음수발생과 양수발생의 성질을 이용하여 값을 비교 하였다 ... 감산을 하기위해 7483 4비트 가산기를 이용했다. 감산을 하기위해 두 번째 주사위의 입력을 보수화 시켰다. ... 비교기를 쓰지 않은 이유는 IC의 개수를 줄이고 회로를 좀 더 간단히 구성하기 위해서이다.

  리포트 | 10페이지 | 2,000원 | 등록일 2013.01.15

  다운로드 장바구니
• 

  진보영일기와 전가산기를 이용한 4-bit 가감산기 설계 제안서 및 설계 결과 보고서

  이 소자는 전가산기로서 Carry와 4bit의 BCD 력을 가지게 된다. ... 위해서는 진리표의 L값이 0인 부분을 사용하게 된다.4. 7483의 동작원리 - 전가산기는 3개의 입력 비트들의 합을 계산하는 조합회로로 전가산기는 3개의 입력과 2개의 출력으로 구성된다 ... 따라서 하나의 IC에 4개의 전가산기를 포함하고 있다. 7483의 내부 구조는 다음과 같다.3. 7487의 작동원리 - 하나의 논리회로가 가산과 감산의 기능을 모두 갖게 하기

  리포트 | 14페이지 | 2,000원 | 등록일 2012.07.17

  다운로드 장바구니
• 

  전자공학실험1 실험7장 결과보고서 : 디코더와 멀티플렉서

  Dual 4×1 MUX를 이용하여 전가산기를 구현하라. ... 2n 디코더는 2n개의 모든 minterm 출력을 내는 AND array로 보면 n개의 입력 변수를 갖는 조합논리회로 설계에 유용하게 사용될 수 있다. 3×8 디코더를 이용하여 전가산기를 ... 동작과 기능을 익히고 여러 소스의 데이터를 한 개의 bus를 통해 전송하는 방법을 이해한다.2.실험장비 및 부품장비/부품명기능/규격수량HBE-DTK-INTRO실험 KIT17447BCD

  리포트 | 4페이지 | 1,000원 | 등록일 2013.01.31

  다운로드 장바구니
• 

  4자리 가감산기 / 8421가산기 최종보고서

  BCD 가산기BCD 가산기 구성2진화 10진수는 4비트로 10진수의 한자리를 0부터 9까지 나타내고 있기 때문에 2진 가산 결과의 합은 10진수로는 2(0~9)로 0부터 18까지 된다 ... 써서 설계한다.최종보고서 < 4자리 가감산기 / BCD 가산기 설계 > 2 조Ⅱ. ... BCD 가산기M = 1 ( 가산기 )M = 1 ( 가산기 )1-3. 신뢰성LED로 High, Low를 확인한 결과 회로만 잘 연결하면 동작에 이상이 없었다.1-4.

  리포트 | 19페이지 | 2,000원 | 등록일 2010.09.19 | 수정일 2020.12.14

  다운로드 장바구니
• 

  논리회로실험 실험10 converter 결과보고서

  .- Op amp의 역할 : 반전가산증폭기 카운터의 digital 출력에 따라 입력 전류의 크기가 달라지며 이에 따라 출력전압레벨이 변화함.- +5V, +15, -15V가 필요하기 ... 따라서 이전 저항에 비해서 회로에 큰 변화를 주지 않는다.- 이 저항은 BCD코드의 두 번째 bit에 영향을 준다. ... 파형은 맨 처음부터 2개 씩 묶어서 5가지 전압을 가진다.- 74HC04 pin4과 74HC05 pin3 사이를 open한 경우 :BCD코드의 두 번째 bit가 항상 high인 것으로

  리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

  다운로드 장바구니
• 

  전기전자회로실험 가산기만들기

  반가산기와 전가산기의 기본동작 이해 및 실제 회로설계에 적용하여 논리회로를 다루는 능력을 배양한다 . 1. ... 코드 예제 ) ( 단 , non BCD 코드는 Don ’ t care condition 을 사용하여라 .) ☞ K - MAP 은 그룹의 크기가 클수록 단순해진다 . yminterm ... 조합논리회로의 설계의 실례로 덧셈기 ( 가산기 ) 의 회로 를 구현해 본다 .

  리포트 | 35페이지 | 2,000원 | 등록일 2012.11.01

  다운로드 장바구니
• 

  보고서 11

  합의 출력과 캐리를 생성한다.● 비교기-요약XNOR 게이트를 이용하여 두 개의 이진수의 크기를 비교한다.● 예제 : 4비트 2진 BCD 코드 변환기회로도와 2진수를 BCD로 변환 ... ● 실험 목표◆ 4비트 2진/Excess-3 코드 변환기의 설계, 구현 및 테스트◆ 오버 플로우 검출이 가능한 부호 있는 가산기의 설계● 사용 부품◆ 7483A 4비트 2진 가산기◆ ... ● 7483A, 74LS85, 7404칩의 구성도● 반가산기-요약두 개의 2진 자리를 입력받아 합의 비트와 캐리 비트를 발생한다.● 전가산기-요약두 개의 입력 비트와 입력캐리를 입력받아

  리포트 | 13페이지 | 1,500원 | 등록일 2011.02.17

  다운로드 장바구니
• 

  24.전가산기,디코더 및 MUX

  ) 검토 및 보고사항1) 반가산기 두 개와 2입력 OR게이트 한 개를 사용하여 전가산기를 구성하고 출력 S와이 표 24-1과 동일함을 진리표를 사용하여 검토하라.출력 S와의 결과값을 ... 전자회로실험실험 24.전가산기, 디코더 및 MUX학 과실험 조학 년학 번성 명전자공학- 실험 결과-1) 실험 결과표 24-5. ... 표 24-1의 전가산기 진리표와 비교하였을때, 진리표에서의 1 값은 실험결과 4.45~ 4.48로 측정되었으며, 0의 경우 91.1~177로 측정되었다.

  리포트 | 3페이지 | 1,000원 | 등록일 2010.12.12

  다운로드 장바구니
• 

  덧셈기 밸셈기

  기초이론이번 실험의 설계요구 사항은 4bit BCD adder/subtracter를 설계하는 것이다.일단 이번 회로를 설계하기 위해서는 반가산기와 전가산기에 대해서 알아야 한다.□ ... 즉 자리 올림이라고 할수 있다.□ 전가산기전가산기 회로는 아래와 같다b) 전가산기이 회로와 반가산기 회로는 거의 같은 동작을 하게 된다. ... 반가산기반가산기 회로는 아래와 같다a) 반가산기EX-OR 게이트와 AND 게이트를 한 개씩 사용한 회로이다.

  리포트 | 6페이지 | 1,500원 | 등록일 2010.04.20

  다운로드 장바구니