"전기 회로 설계" 검색결과 121-140 / 8,692건

• 

  중앙대 2021 전기회로설계실습 기말고사 및 답

  중앙대학교 전기회로설계실습 시험 및 답1.Func tion Generator 에 2 V pp , 1k Hz sine 파를 입력하여 Oscilloscope 로 측정하려 한다. ... 해당 회로도를 Impedance( 내부 저항 )을 고려하여 그리고 개략적인 파형을 제시하라 (20)2. ... ㄹ어져 DMM의 전압 파형도 떨어짐3. 10 nF 커패시터와 10mH 인덕터를 가지고 RLC 회로를 구성하려 한다 저항 띠가 앞에 서부터 순서대로 갈색 검은색 빨간색 금색 순일 때

  시험자료 | 3페이지 | 3,000원 | 등록일 2022.09.19 | 수정일 2022.12.06

  다운로드 장바구니
• 

  [중앙대 전기회로설계실습 11 예비보고서] 공진회로(Resonant Circuit)와 대역여파기 설계

  전기회로 설계 실습 계획서설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계1. ... 목적RLC 공진 회로를 이용한 Bandpass, Bandstop filter를 설계, 제작, 실험한다.2. ... 설계실습 계획서3.1 RLC 직렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01 ㎌, 공진주파수가 15.92 ㎑, Q-factor가 1인 bandpass filter를

  리포트 | 6페이지 | 1,000원 | 등록일 2021.08.09

  다운로드 장바구니
• 

  [A+] 전기회로설계실습 결과보고서 11. 공진회로(Resonant Circuit)와 대역여파기 설계

  가변저항 : 1.04k ohm◀ 다음과 같이 회로를 설계한다.? ... 가변저항 : 0.495k ohm◀ 다음과 같이 회로를 설계한다.? ... 공진회로(Resonant Circuit)와 대역여파기 설계제출날짜 : 2021.12.05*코로나로 인한 대면수업 불가로 실험조교의 강의영상을 참조함요약이번 실험을 통해 RLC 회로의

  리포트 | 9페이지 | 1,000원 | 등록일 2022.01.10

  다운로드 장바구니
• 

  [중앙대 전기회로설계실습 4 예비보고서] Thevenin 등가회로 설계

  목적Thevenin등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다2. ... (b) 를 구하는 실험회로를 설계하고 실험절차를 설명하라. ... 설계하여 회로도를 제출하라.VVV=Ω(b) 의 전압과 전류는 얼마인가?

  리포트 | 6페이지 | 1,000원 | 등록일 2021.08.09

  다운로드 장바구니
• 

  A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 4. Thevenin 등가회로 설계

  이는 실험이 잘 진행되었고 설계한 회로가 정확하다는 것을 알 수 있었다. ... 이는 실험이 잘 진행되었고 설계한 회로가 정확하다는 것을 알 수 있었다. ... Thevenin 등가회로 설계요약 : 원본회로에 대한 저항에 걸리는 전압과 전류를 측정하였고, 테브난 정리를 적용하여 그에 대한 전압과 전류를 측정하였다.

  리포트 | 7페이지 | 1,000원 | 등록일 2023.09.04

  다운로드 장바구니
• 

  중앙대학교 전기회로설계실습 결과보고서 11. 공진회로와 대역여파기 설계

  공진회로와 대역여파기 설계요약:실험결과를 통해 BPF와 BSF의 주파수 응답을 알 수 있었다.RLC 직렬 회로를 이용하여 BPF를 구성하고 Q=1일 때와 Q=10 일때의 경우로 나누어 ... 설계실습 결과4.1.1 RLC직렬 BPF구성 및 주파수에 따른 측정 (Q = 1)Q=1일때는R` _{Q`=`1} `=` {1} over {Q} ` TIMES ` sqrt {{L} over ... R하나가 연결된 회로로 생각할 수 있다.

  리포트 | 9페이지 | 2,000원 | 등록일 2020.09.06

  다운로드 장바구니
• 

  중앙대학교 전기회로설계실습 예비보고서 9. LPF와 HPF 설계

  출 력단자를 표시한 회로도를 그리고 R의 크기를 구하라.< 중 략 >3-④3.3의 결과를 실험으로 확인하려고 한다. ... -①C = 10 nF인 커패시터와 R을 직렬연결하여 cutoff frequency가 15.92 kHz인 LPF를 설계하라. ... 1.목적RC 및 RL filter를 설계하고 주파수응답을 실험으로 확인한다.2.실험준비물* 기본장비 및 선Function generator 1대 DC Power Supply(Regulated

  리포트 | 7페이지 | 1,000원 | 등록일 2020.09.06

  다운로드 장바구니
• 

  중앙대학교 전기회로설계 및 실습(전자전기공학부) 8. 인덕터 및 RL회로의 과도응답

  이 실험은 RL회로를 직접 설계하고 측정하여 이 회로의 특성과 인덕터의 특성을 파악할 수 있는 실험이다. ... 회로를 구성하여 Osciloscope로 전압의 파형을 측정하였고 시정수를 구하기 위한 기준 전압에서의 시간 값은 9.000us로 -5.1843%의 오차율을 보였다. ... 저항 값과 인덕터 값을 이용해 RL회로에서의 시정수 값을 9.4921us로 구해 주었다. 실험에 앞서 pspice를 이용해 저항에 걸리는 전압의 파형을 그래프를 통해 예상하였다.

  리포트 | 6페이지 | 1,000원 | 등록일 2022.01.13 | 수정일 2022.09.27

  다운로드 장바구니
• 

  [A+] 전기회로설계실습 예비보고서 11. 공진회로(Resonant Circuit)와 대역여파기 설계

  설계실습 11. 공진회로(Resonant Circuit)의 대역여파기 설계1. ... 목적RLC 공진 회로를 이용한 Bandpass, Bandstop filter를 설계, 제작, 실험한다.2. ... 설계실습 계획서3.1 RLC 직렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01 ㎌, 공진주파수가15.92 ㎑, Q-factor가 1인 bandpass filter를

  리포트 | 6페이지 | 1,000원 | 등록일 2022.01.10 | 수정일 2022.03.11

  다운로드 장바구니
• 

  (21년) 중앙대학교 전자전기공학부 전기회로설계실습 결과보고서 11. 공진회로와 대역여파기 설계

  공진회로와 대역여파기 설계요약: RLC 직렬 공진회로와 병렬연결된 LC와 직렬연결된 R로 구성된 공진회로에서 각각 Q가 1, 10이 되도록 설계하고 오실로스코프를 통해 주파수의 변화에 ... 설계실습 11. ... 구성된 공진회로에서 각각 Q가 1, 10이 되도록 설계하고 오실로스코프를 통해 주파수의 변화에 따른 출력파형을 관찰하고 공진주파수, 반전력주파수, 대역폭, Quality Factor를

  리포트 | 11페이지 | 1,000원 | 등록일 2022.08.22 | 수정일 2022.09.06

  다운로드 장바구니
• 

  중앙대 전기회로설계실습 (예비) 4. Thevenin 등가회로 설계 A+

  VTh를 구하는 실험회로를 설계하고 실험절차를 설명하라. 전압계(DMM)의 위치를 명시하라. (b) RTh를 구하는 실험회로를 설계하고 실험절차를 설명하라. ... (a) VTh와 RTh를 이론적으로 구하고 Thevenin 등가회로를 설계하여 회로도를 제출하라. ... 설계실습계획서그림 1과 같이 RL이 부하인 브리지회로의 Thevenin 등가회로를 이론 및 실험으로 구하고비교하려 한다.3.1 브리지회로에서 RL에 걸리는 전압과 RL에 흐르는 전류는

  리포트 | 4페이지 | 1,500원 (10%↓) 1350원 | 등록일 2021.02.18 | 수정일 2021.10.22

  다운로드 장바구니
• 

  중앙대학교 전기회로설계실습 설계실습 9. LPF와 HPF 설계 A+ 예비보고서

  연결상태를 그리고 설명하라.위와같이 회로를 구성한다면 오실로스코프에서 입력파형과 출력파형을 동시에 관찰할 수 있다.

  리포트 | 8페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22

  다운로드 장바구니
• 

  [전기회로설계실습]실습3(분압기(Voltage Divider) 설계)-예비보고서

  값이 기존보다 작아지는 것이다.3.2 분압기의 설계(부하를 고려한 현실적 설계)(a) 등가부하를 고려하여 설계목표를 만족하는 분압기를 설계하고 회로도를 도시하라. ... (b) 설계한 회로의 3V 출력단자에 등가부하로서 1kΩ의 부하가 병렬로 연결되었을 때의 출력 전압을 계산하라. ... 분압기의 설계(부하효과를 고려하지 않은 잘못된 설계)(a) 준비물 중의 저항을 사용하여 3V10%의 전압을 출력하는 분압기를 설계하라.

  리포트 | 3페이지 | 1,000원 | 등록일 2022.04.11

  다운로드 장바구니
• 

  중앙대 전기회로설계실습 예비07 RC회로의 시정수 측정회로 및 방법설계

  전기회로 설계 및 실습 예비보고서-07. RC회로의 시정수 측정회로 및 방법설계-3 조전자전기공학부2016xxxx장xx3. ... 따라서 여러번 이 과정을 반복하여 평균값을 구한다.3.3 Time constant가10 mu s 이며 저항과10nF 커패시터가 직렬로 연결된 회로를 설계하여 제출하라. ... 제출하라.다음과 같은 회로를 설계 할 수 있다.R _{{} _{DMM}} DMMV _{DMM} =V _{i`n} {R _{DMM}} over {R _{DMM} +22M}에 측정 값을

  리포트 | 8페이지 | 1,500원 | 등록일 2020.04.07

  다운로드 장바구니
• 

  중앙대학교 전기회로설계실습 4. Thevenin 등가회로 설계 결과보고서

  요약Thevenin등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교하는 실험을 진행하였다.브릿지회로를 설계하여 측정한 원본 회로의 로드저항에 걸리는 전압의 측정값은 0.327V였고 ... , 로드를 제거한 후 측정한 등가전압의 값은 1.401V였으며, 회로의 전압원을 제거하여 등가저항을 측정하였을 때의 값은 1.0809kΩ 였다. ... 이후 가변저항을 연결하여 그 값을 등가저항의 값에 가깝게 조절한 후 로드저항에 걸리는 전압을 측정하였을 때 측정값은 약 0.327V로 원본 회로에서의 값과 같아 이론이 성립함을 알

  리포트 | 6페이지 | 1,000원 | 등록일 2022.09.02

  다운로드 장바구니
• 

  중앙대학교 전기회로설계실습 (예비보고서) A+ LPF와 HPF설계

  목적 : RC 및 RL filter를 설계하고 주파수응답을 실험으로 확인한다.2.

  리포트 | 6페이지 | 1,000원 | 등록일 2022.03.11

  다운로드 장바구니
• 

  중앙대학교 전기회로설계실습설계실습 9. LPF와 HPF 설계 A+ 결과보고서

  3.5 그림 1의 회로에서 모든 저항을 제거한 LC회로를 구성하고 입력을 사각파(-1 to 1 V, 1 ㎑)로 하고 CH1으로 입력, CH2로 C의 전압파형을 저장, 제출하라.

  리포트 | 11페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.20

  다운로드 장바구니
• 

  중앙대 전기회로설계실습 예비 01. 저항, 전압, 전류의 측정방법 설계

  저항, 전압, 전류의 측정방법 설계-3 조전자전기공학부2016****장 **3.1 고정저항 측정3.1-1① 기능 스위치를 이용하여 측정 단위를OMEGA 에 맞춘다.② 측정 범위를 최대 ... 전기회로 설계 및 실습 예비보고서-01. ... (편의상10k OMEGA 에 흐르는 전류 측정 회로만 그렸습니다.)아 틀렸네 ㄷㄷ 직렬로 연결DMM측정 순서 및DMM조작 순서① 전압과 저항이 위와 같이 연결된 회로를 준비한다.②DMM의

  리포트 | 8페이지 | 1,500원 | 등록일 2020.04.06

  다운로드 장바구니
• 

  [A+] 전기회로설계실습 예비보고서 3. 분압기(Voltage Divider) 설계

  현실적 설계)(a) 등가부하를 고려하여 설계목표를 만족하는 분압기를 설계하고 회로도를 도시하라. ... (b) 설계한 회로의 3 V 출력단자에 등가부하로서 1 ㏀의 부하가 병렬로 연결되었을 때의 출력 전압을 계산하라. ... 12 APPROX 1.714V설계 목표는 3 V의 전압이 걸리는 것이지만, 실제 회로를 설계하였을 때 걸리는 전압은 1,714 V이다.따라서, 오차는{(3-1.714)} over

  리포트 | 3페이지 | 1,000원 | 등록일 2022.01.10 | 수정일 2022.03.11

  다운로드 장바구니
• 

  중앙대학교 전기회로설계실습 11. 공진회로(Resonace Circuit)와 대역여파기 설계 결과보고서

  RLC 공진 회로를 이용한 Bandpass, Bandstop filter를 설계, 제작, 실험하였다.우선 RLC 직렬회로를 설계하여 Q-factor가 각각 1, 2일 때의 bandpass ... 분석할 수 있고, 각 회로에서 소자들의filter 역할을 분석하여 필터회로의 설계를 이해할 수 있다. ... 또한 RLC 병렬회로를 설계하여 Q-factor가 각각 1, 10일 때의 bandstop filter를 설계하여 출력전압에 대한 transfer function의 크기를 주파수를 변화시켜가며

  리포트 | 13페이지 | 1,000원 | 등록일 2022.09.02

  다운로드 장바구니