"DE2보드" 검색결과 121-140 / 574건

• 

  디지털논리회로실험(Verilog HDL) - Real-time clock, counter

  implement on the DE2-115 board a reaction-time circuit. ... 실험2.1 Part Ⅱ: Real-time ClockDesign and implement a circuit on the DE2-115 board that acts as a time-of-day ... Derive a control signal, from the 50-MHz clock signal provided on the DE2-115 board, to increment or

  리포트 | 8페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  VHDL을 이용한 다양한 플립플롭 및 카운터설계, 실습

  -시뮬레이션 결과-CLK의 상승에지마다 5,6,7이 반복되는것을 확인할 수 있다.5-6-7출력 3진 Ripple Counter DE2 보드동작확인 보드로 5->6->7이 반복되는것을 ... 이것으로 Ripple Counter의 문제점을 확인 가능하였다.4bit Ripple Counter DE2 보드동작확인 모든상태를 사진으로 찍어보았다. 0~F까지 ... F->0이 되는부분을 확대해보면지연시간으로 인한 오차가 비동기보다 굉장히 적다는것을 확인할 수 있다.DE2 보드동작확인은 4bit-Ripple Counter에서 보였던것과 같기에 생략한다

  리포트 | 22페이지 | 2,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier

  board.? ... board.? ... Create a new Quartus Ⅱ project which will be used to implement the desired circuit on the Altera DE2

  리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - Adders

  Include the necessary pin assignments for the DE2-series board, compile the circuit, and download it ... Include the necessary pin assignments for the DE2-series board, compile the circuit, and download it ... ’s truth table shown :2 ^{(2+2)} `=`16 rows-8-bit adder :2 ^{(8+8)} `=`65,536 rows-16-bit adder :2 ^{

  리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop

  Include in your project the appropriate input and output ports for the Altera DE2 board.? ... Select as the target chip the Cyclone Ⅳ EP4CE115F29C7, which is the FPGA chip on the Altera DE2 board ... 실험결과(1) Simulation(2) RTL Viewer2.2 D-latch?

  리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  플립플롭 (Flip-Flop)

  동작을 구현하여 실제 회로 기판 및 DE2 Board를 통해 동작을 확인하고. ... 기초전자공학실험2실험날짜: 2008, 10, 10조 : 금요일 오전 10 조4주차 기초전자공학실험21.TitleFlip-Flop2.Name금요일 오전 10조3.AbstractFlip-Flop의 ... 존재하지 않게 하기 위한 방법의 하나로 SR Flip-Flop의 두 입력을 결합하고 그 한쪽에 NOT 게이트를 삽입시킨 것이다.Quartus 와 pspice시뮬레이션 결과, FPGA보드

  리포트 | 29페이지 | 3,000원 | 등록일 2010.10.16

  다운로드 장바구니
• 

  Quartus digital clock project 쿼터스 디지털 시계 프로젝트 A+

  디지털 회로 설계 실험 수업에서 A+ 받은 자료입니다.쿼터스로 디지털 시계 설계했고 모델심으로 확인도 가능합니다.한학기동안 진행했던 프로젝트로 DE2 보드에서 정확히 돌아갑니다.편한

  리포트 | 10,000원 | 등록일 2017.06.12 | 수정일 2021.04.22

  다운로드 장바구니
• 

  VHDL실습 VGA Pattern Generator

  컴퓨터와 보드를 연결하고 보드와 모니터를 연결한 후, 파일을 보드에 다운받아 모니터에 출력하여 확인한다.2.실습내용3색 세로줄6번째 줄~19번째 줄? 입출력포트를 정의했다. ... . ②번은 active time인 646pix말고도 Sync 96pix과 Back porch 45pix, Front porch 13pix을 더하면 총800pix이 나온다.(6) DE2 ... Board VGA DAC 회로회로는 다음과 같이 구성되어있다.

  리포트 | 14페이지 | 2,000원 | 등록일 2019.04.20

  다운로드 장바구니
• 

  프랑스와인,프랑스 와인의 특징,프랑스 와인 법률

  프랑스목차 프랑스와인 - 프랑스 와인의 특징 와인법 및 품질 분류 지역별 분류 보드로 지역 - 메독 – 그라브 – 소테른 – 생떼밀리옹 – 포메롤 브르고뉴 지역 - 코트 드 뉘 – ... pays( 지역와인 ) , Vin de table ( 테이블와인 ) 신설 -2009 년 AOP 규정으로 개정 ( 원산지 보호 명칭법 ) 와인을 등급별로 관리 -1864 년 필록세라 ... 정부의 엄격한 기준을 지킨 와인에게 주어지는 제도 . -1949 년 V.D.Q.S 규정 추가 우수 품질 제한 와인 생산지역 , 포도품종 , 최저 알코올 함유량 -1979 년 Vin de

  리포트 | 14페이지 | 2,000원 | 등록일 2019.04.29

  다운로드 장바구니
• 

  UART verilog 코드 (RX & TX 합본)

  Mealy state machine을 이용해 설계한 UART 모듈에 대한 코드입니다.Altera DE2 115 보드에 올려 동작확인한 synthesizable 코드입니다.

  리포트 | 2,000원 | 등록일 2017.05.31 | 수정일 2024.02.02

  다운로드 장바구니
• 

  UART TX verilog 코드

  Mealy state machine을 이용해 설계한 UART TX에 대한 코드입니다.Altera DE2 115 보드에 올려 동작확인한 synthesizable 코드입니다.

  리포트 | 1,000원 | 등록일 2017.05.28

  다운로드 장바구니
• 

  VHDL 카운터 설계 및 시뮬레이션

  (q[0]=2 ^{0} ,q[1]=2 ^{1} ,q[2]=2 ^{2} ,q[3]=2 ^{3} )-Timing Simulation => 딜레이 발생-DE2 보드를 통한 결과 확인(1) ... -핀 번호 설정nRst-Timing Simulation => 딜레이 발생-DE2 보드를 통한 결과 확인(1) nRst=0일 때SW를 눌러 CLK 값을 변화시켜도 2의 값을 유지하였다 ... -핀 번호 설정nRst-Timing Simulation => 딜레이 발생-DE2 보드를 통한 결과 확인(1) nRst=0일 때SW를 눌러 CLK 값을 변화시켜도 5의 값을 유지하였다

  리포트 | 18페이지 | 2,000원 | 등록일 2017.11.26 | 수정일 2018.08.27

  다운로드 장바구니
• 

  공통 이미터 증폭기의 특성곡선과 전류이득레포트) - 전자공학실험(예비)

  실험 내용 및 절차(1) 공통 이미터 특성1) 그림의 저항 전압분배기 회로를 브레드 보드에 구성한다.2) 가변저항R _{VC}를 3[K OMEGA ]으로 설정한다.3) 가변저항R _ ... 다이오드 전류가 되며i _{B} =i _{DB} = LEFT ( {I _{SE}} over {beta } RIGHT ) e ^{{v _{BE}} over {V _{t}}} = {i _{DE ... I _{B2} -I _{B1}} ,`I _{B,`center} = {I _{B1} +I _{B2}} over {2}여기서,I _{C1}과I _{C2} 및I _{B1}과I _{B2}는

  리포트 | 4페이지 | 1,000원 | 등록일 2019.08.24

  다운로드 장바구니
• 

  디지털 3장 예비보고서

  실험내용(1) De Morgan 정리 A + B = A * B 식이 성립 여부를 확인하는 회로를 구성한다.(2) De Morgan 정리를 사용하여 다음 식과 동일한 출력을 갖는 논리식을 ... 작성하고 주어진 논리식과 De Morgan 정리로 얻어진 논리식이 서로 동일함을 확인한다.( A + B ) + ( C * D )2. ... 실험목표(1) De Morgan 정리를 활용하여 논리식을 간략화 할 수 있다.(2) 스위치와 Pull-Up/Down 저항을 사용하여 논리회로 입력을 안정한 상태로 편리하게 할 수 있고

  리포트 | 9페이지 | 1,000원 | 등록일 2016.10.07

  다운로드 장바구니
• 

  FPGA를 이용한 디지털 시스템 설계(인하대) 기말 프로젝트 볼링 점수 계산기 보고서

  -70 보드가 연결되어 있으면 바로 Ctrl + L 을 누르면 모든 컴파일이 완료됩니다.이후 프로그래머를 통해 DE2-70 보드에 프로그램을 넣어주면 프로그램이 실행됩니다.핀맵핑도 ... 깔려있으면 D드라이브에)finalproject 파일의 압축을 풀어줍니다.finalproject폴더 - realfinal폴더 - realfinal.qpf 파일 실행이 상태에서 만약 DE2 ... .* 파일 사용법 *FPGA 기말 프로젝트 파일 이용법입니다.우선 전체 파일을 압축을 풀어줍니다.그 후에 쿼터스2가 깔려있는 드라이브에 (C드라이브에 깔려있으면 C드라이브에, D드라이브에

  리포트 | 10,000원 | 등록일 2015.09.29 | 수정일 2016.12.01

  다운로드 장바구니
• 

  VHDL을 TFT LCD와 함께 이용한 스도쿠게임 만들기

  FPGA Quartus8.1 버전을 이용한 DE2 보드 VHDL 파일입니다.

  리포트 | 4,000원 | 등록일 2016.04.13 | 수정일 2016.04.15

  다운로드 장바구니
• 

  연세대학교 화공생명공학과 화공실험2 과목 실험 결과 레포트(레이놀즈수 측정 실험 결과 보고서)입니다.

  bo_table=filter9_1, Noel de Nevers, McGrawHill, 2th ed. ... bo_table=filter9_1" http://okfilter.co.kr/gnuboard4/bbs/board.php? ... content=6741&work_type=history&open_page=search물의 점도 : Hyperlink "http://okfilter.co.kr/gnuboard4/bbs/board.php

  리포트 | 3페이지 | 1,000원 | 등록일 2017.07.16

  다운로드 장바구니
• 

  스키 정의,역사,한국스키역사,스키 경기종목, 스노보드 정의,역사,경기종목 설명

  파인이란 이름도 그가 태어난 지명에서 유래된 것으로 오늘날 알파인 스키기술의 아버지로 불린다.국제스키 경기는 1924년 국제스키연맹(Federation Internationale de ... 스노우보드1) 스노우보드의 유래와 역사1959년경 미국 산악지방에서 스키의 불편함을 보완하기 위하여었다. ... 스노우보드 -----------------------------------------------------8~101) 스노우보드의 유래와 역사 ---------------------

  리포트 | 9페이지 | 2,000원 | 등록일 2018.09.25 | 수정일 2022.04.18

  다운로드 장바구니
• 

  FPGA 기반 DSP - User Component 생성 및 구동 방법

  사용된 DE2-115 보드 HW Interface –과정3. ... 목적DE2-115 개발 보드에 있는 7-Segment를 Component로 만든다.입력은 NIOS II Console 을 이용, 키보드로 입력시킨다.키보드로 숫자를 입력시키면 입력시킨 ... DE2-115 HW 와의 연결Quartus II 프로그램으로 생성된 sopcinfo를 DE2-115 HW와 Interface를 정의한다.Compile 하여 HW 파트를 생성한다.-

  리포트 | 3페이지 | 1,500원 | 등록일 2015.05.14

  다운로드 장바구니
• 

  독일 창체 교육의 사례와 시사점

  /2) http://www.gs-comenius.de/uploads/data/AG-Angebote.pdf(AG 시간표)3) http://psv-tennis.de.tl/Kinder_- ... 꾸미기(학교 복도를 그림을 그려 꾸미는 활동)Trickfilm(사진을 연결하여 영화 만들기)15.15-16.00T등학교의 AG 시간표를 살펴보면 축구, 보드게임, 유도 등 정말 다양한 ... )6) http://www.gs-comenius.de/fotogaml

  리포트 | 19페이지 | 1,500원 | 등록일 2016.12.24

  다운로드 장바구니