"Logic gates" 검색결과 121-140 / 974건

• 

  11. 카운터 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

  다음은 RS-Latch 를 이용한 방법으로 forbidden 영역 없이 완전한 Logic High, Logic Low 로 구분 가능하다는 장점이 있다.참고 자료 : 실습 교재 이론부 ... 실습 준비실습 준비물부품JK Flip Flop 74HC73NAND gate 74HC00NOR gate 74HC02AND gate 74HC08OR gate 74HC32LED BL-R2131H ... 비동기 카운터 회로의 경우 동기 카운터 회로보다 사용되는 gate 수가 적다는 장점이 있지만 delay 에 의한 오류가 발생할 수 있다.

  리포트 | 12페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03

  다운로드 장바구니
• 

  디지털시스템실험 2주차 예비보고서

  FPGA(Field Programmable Gate Array)FPGA는 1985년 미국 Xilinx사에서 최초로 개발된 PLD(Programmabe Logic Device)로써 디바이스 ... 주변에 입출력용 I/O블록이 있고 내부에 소형 Logic Cell이 매트릭스 모양으로 배열되고 Logic Cell간에 배선영역이 있다. ... 구조적으로 Gate Array형태를 이루고 있고 이용자가 직접 프로그램할 수 있다는 의미에서 FPGA(Field Programmable Gate Array)라 불린다.2.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

  다운로드 장바구니
• 

  디지털전자회로 2021 퀴즈4 해답

  아래 문제들을 푸시오. (7점) 1) 다음 domino logic gate가 아래의 신호에 따라 동작한다고 할 때 “current evaluation phase”에서 0으로 유지되어야

  시험자료 | 8페이지 | 2,500원 | 등록일 2022.11.07 | 수정일 2022.11.09

  다운로드 장바구니
• 

  Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 예비레포트

  .- Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. ... 따라서 combinational logic을 표현할 때 wire를 주로 사용한다.integer:정수형 변수time, realtime:시간형 변수 (시간에 따라 다른 값을 넣고 싶을

  리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

  다운로드 장바구니
• 

  FPGA구조와 ASIC 설계 방법 실험 레포트

  예비 레포트- 실험날짜 : 2018년 11월 27일- 실험주제 : FPGA구조와 ASIC 설계 방법- 예비이론• FPGA & ASIC 정의FPGA(Field Programmable Gate ... 주로 양산되는 제품에 사용된다.• FPGA 구조 및 특성일반적인 기본 구조는 컨피규러블 논리 블록 (configurable logic blocks) 어레이와 라우팅 채널로 구성된다. ... Full custom 방식에 비해 chip size가 커지는 단점이 있으나, 개발 시간이 빠른 장점으로 많이 이용되고 있는 방식이다.SOG(Sea of Gate) : CBIC방식과

  리포트 | 4페이지 | 2,500원 | 등록일 2021.11.08

  다운로드 장바구니
• 

  Diode(직렬/병렬 연결, Logic) 결과보고서[인하대 기초실험2 전자과]

  7주차 Diode(직렬/병렬 연결, Logic) 결과보고서전자공학과1. 실험 제목Diode(직렬/병렬 연결, Logic) 실습2. ... 측정을 통해 완성함으로써 이를 보이기.• AB + CD 설계 과정 기술: 브레드보드의 왼쪽 위에는 A와 B를 AND gate로, 왼쪽 아래에는 C와 D를 AND gate로 구현했다 ... 그리고 기판의 오른쪽 부분에서 AB와 CD의 출력을 OR gate로 입력 받아 최종 출력이 AB + CD가 되도록 설계하였다.

  리포트 | 10페이지 | 1,000원 | 등록일 2022.08.27

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

  또한 위와 같은 방법을 사용하여 설계한 다양한 logic들(AND Gate, 4-bit 데이터 XOR Gate, 1-bit full adder)을 test bench에서 시뮬레이션을 ... Post-reportBasic Gates in Verilog실험날짜 :학번 :이름 :1. Introduction가. ... 1-bit Full Adder를 Gate Primitive Modeling 방법으로 설계한 경우는 wire를 지정해서 연결해주는 과정을 이용하였다.

  리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 예비보고서

  Gate3) Standard Form⦁ Sum of product : 변수들의 곱(AND)을 합(OR)한 형태 ... AND로 결합하여 결과가 ‘1’이 되게 함⦁ Maxterm : 각 변수를 OR로 결합하여 결과가 ‘0’이 되게 함2) Sum of Minterm, Product of Maxterm과 Logic

  리포트 | 7페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  2019년 하반기 ASML cs엔지니어 합격자소서

  하지만 저에게 실제 설계도는 너무 낯설었기 때문에, Logic diagram에 있는 Gate들을 찾기가 쉽지가 않았습니다. ... AND-2 Gate 세 개로 이루어진 것을 알 수 있었습니다. ... 전체적인 Gate 구조를 파악한 후에는 VCC와 GND wire가 Gate들을 감싸고 있는 최적화된 구조를 눈으로 직접 확인할 수 있었습니다.이후에는 공정 이슈를 보완한 최적의 공정을

  자기소개서 | 5페이지 | 3,000원 | 등록일 2022.03.13

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display

  diagram이제 logic diagram으로 자세히 살펴보자. ... right input이 연결되어 있고, 두번째 gate는 parallel input이, 세번째 gate에는 오른쪽 FF의 출력이 , 네번째 gate에는 해당 FF의 출력이 연결되어 ... 이는 MUX와 같은 구조로, S1과 S0의 조합에 따라 어떤 입력이 FF에 들어갈지를 선택하여 동작하는 것이다.가장 왼쪽 FF의 4개의 and gate 중에서 첫번째 gate는 shift

  리포트 | 33페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  전자기학실험 OR, AND, NOT 예비

  OR, AND, NOT Gate(예비 보고서)목 차1. 실험 목적2. 이론 및 원리3. 실험 장치4. 실험 방법[ 참고 문헌 ]1. ... 그림1과 같이 조합논리회로(combina-tional logic circuit)와 순서논리회로(sequential logic circuit)로 나눌 수 있다.조합논리회로(combina-tional ... logic circuit)는 출력이 현재 입력들의 조합에 의해서만 결정된다.

  리포트 | 10페이지 | 2,500원 | 등록일 2021.04.07

  다운로드 장바구니
• 

  디지털공학개론_1. NAND 게이트 예를 들어 자세히 설명하세요 2. NAND 게이트를 사용하는 이유를 설명하세요 3. NAND와 NOR 게이트로 회로를 구성하는 경우가 많습니다. 이유와 무엇 때문에 이렇게 구성하는지에 대해서 논하세요

  하지만 NAND와 NOR은 조합을 시키면 모든 GATE를 만드는 것이 가능하다. 그래서 이 둘을 더 많이 사용을 하고, 두 가지의 GATE를 Universal GATE라고 한다. ... OR 게이트보다 비교적 빠르고, 더 적은 부품을 사용하여 어떠한 논리 함수도 NAND와 NOR 게이트만으로 실현이 가능하기 때문이다.이에 대해서 자세하게 설명하고자 하면, COMS LOGIC ... 아무런 소비전력의 손실 없이 신호를 전달할 수 있는 것이다.위쪽에 N채널을 넣고 아래쪽에 P채널을 넣는 설계방법도 생각할 수 있지만 N채널을 ON시키기 위해서는 GATE의 전압은 소스의

  리포트 | 6페이지 | 3,000원 | 등록일 2022.07.08

  다운로드 장바구니
• 

  아주대학교 논리회로실험 예비보고서2

  Schmitt-trigger Not gate)pin maptruth table logic symbol4. ... 실험부품-5V 전압원-오실로스코프-저항(1kohm)-IC=>74HC04(2 input Not gate)pin maptruth table logic symbol=>74HC14(2 input ... [실험1-Basic Gates]1.

  리포트 | 10페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  A+ 연세대학교 기초아날로그실험 4주차 결과레포트

  [실험 3] Logic gate (NAND)3.1 실험결과그림 11과 같이 3개의 PMOS를 이용하여 3 Input NAND gate를 구현하였다. 3개의 PMOS의 Drain에 각각 ... 만약 NAND gate의 Input 개수가 바뀐다면 그만큼의 PMOS를 추가로 병렬 연결해주면 손쉽게 해당 NAND gate를 만들 수 있다. ... 같이 작동하는 것을 확인할 수 있다.3.2 결과 분석 및 토의우리가 Digital Writer를 이용하여 Gate에 전압을 가할 때 위 회로에서 노란색 LED가 Gate에 연결이

  리포트 | 16페이지 | 1,000원 | 등록일 2023.07.03

  다운로드 장바구니
• 

  디지털집적회로 inverter 설계도 및 시뮬레이션 결과

  CMOS logic has wider noise margin and lower power consumption, so is the basis of most gates in integrated ... I also used CMOS logic for my inverter design for that reason.1.

  리포트 | 9페이지 | 2,500원 | 등록일 2023.01.30

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+

  [실습 2] 교안의 4:2 인코더의 회로도를 Gate primitive 방법으로 디자인하시오.Source codeTestbenchc. ... Pre-reportCombinational Logic 2날짜 :학번 :이름 :1. Introduction가. ... 실험의 목적Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기

  리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  4주차 결과 - 논리 게이트 및 부울 함수의 구현

  (준비물: SN7400)ABANDORXOR*************1111110ANDORXOR(2) 정 논리(Positive Logic)와 부 논리(Negative Logic)에 대해 ... 그리고 각 Gate 마다 입력받는 위치와 개수가 달랐고, 출력 받는 위치와 개수도 달랐기 때문에 실험하는 동안 데이터시트를 계속 확인하며 각 Gate에 맞는 위치에 Vcc와 GND가 ... 구조 및 기능에 대해 알아보고 측정하는 실험과 부울 함수를 이용한 논리회로의 표현방식을 익히고 구현해보는 실험을 하였습니다.각 Gate 마다 쓰여 있는 숫자가 달라서 그것으로 구별을

  리포트 | 8페이지 | 1,500원 | 등록일 2020.10.01

  다운로드 장바구니
• 

  정보통신기초실습 4주차 결과보고서

  있었다.이 실험을 통해 각 gate의 사용법을 알 수 있었고, input값의 frequency를 달리 설정하여 truth table을 쉽게 작성할 수 있었다. ... 즉,논리연산(logical operation, 혹은 Boolean expression)에서 distributive law가 성립함을 간단한 회로를 PsPice로 동작해봄으로써 알 수

  리포트 | 4페이지 | 1,000원 | 등록일 2021.07.05

  다운로드 장바구니
• 

  standard cell methodology / ASIC / custom design / 중요 EDA tool 벤더들과 매출액 조사 과제

  칩에 미리 구성해 놓은 반제품으로부터 이들을 칩 내에서 연결하여 원하는 회로를 만드는 standard cell 방식이 있다.조금 더 넓은 범주에서 PLD(Programmable Logic ... 하는데, PLD란 논리게이트에 대해 사용자가 직접 프로그래밍 하여 조합하는 방식으로, 사용자 측면에서의 ASIC의 범주에 속할 수 있으며, FPGA(Filed Programmable Gate ... custom방식이다. semi custom방식이란 어느 정도 완성되어있는 템플릿을 이용하여 회로를 설계하는 것으로, 기본적인 논리게이트를 여러 개 배열해 놓고 이들 사이의 배선만 이어주는 gate

  리포트 | 2페이지 | 1,000원 | 등록일 2020.04.15

  다운로드 장바구니
• 

  A+ 기계공학 기초실험 TTL-Logic 실험 예비레포트 (예비 보고서)

  과제 1 : 기본 논리 게이트 (Logic Gate - AND / OR / NOT / NAND / NOR / XOR)의 이름과 기호를 작성하고, 각각의 입출력의 개수를 정리하여라.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.10.22

  다운로드 장바구니