"Reset" 검색결과 121-140 / 2,988건

• 

  디지털 회로 실험-플립플롭

  입력 Cp가 0일 때 J=0, K=1이면 Q=0(Reset), J=1, K=0이면 Q=1(Set), J=1, K=1이면 Q=반전(Toggle)이고 Cp가 1일 때 J=0, K=1이면 ... K로 이루어져 있으며 입력 Cp가 0이면 J, K의 값과 상관없이 출력 Q=불변(Hold)이고 Cp가 1일 때 J=0, K=0이면 Q=불변(hold), =0, K=1이면 Q=0(Reset ... 이루어져 있으며 Cp가 0이면 R, S의 값과 상관없이 출력 Q=불변(Hold)이고, Cp가 1일 때 R=0, S=0이면 출력 Q=불변(Hold), R=1, S=0이면 출력 Q= 0(Reset

  리포트 | 10페이지 | 2,000원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  실험21 555 타이머 결과레포트

  출력은 구형파이고 reset 단자는 VCC에 연결하며 5번 단자에는 Cf는 잡음 제거용으로 연결된다. ... 정해진 시간동안 상태가 바뀌었다가 다시 원래 상태로 되돌아온다.외부 단자에 저항 및 커패시터를 연결한 후 외부 트리거 입력이 VCC/3이하가 되면 COMP2의 출력이 높아져 FF을 reset ... R _{B}} over {R _{A} +2R _{B}} TIMES100(%)555 타이머 IC 내부 블록도R-S 플립플롭 동작표RSQ(t)비교00Q(t+1)변화없음011set100reset세부

  리포트 | 4페이지 | 1,000원 | 등록일 2020.04.15

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop 예비보고서

  R-S F/F- C가 0에서 1이 되는 rising edge에서 S와 R의 입력이 반영되어 그 출력이 Q에 나타남- C는 Enable(CLK)SRCLKQ(t)00Q(t-1)010:Reset101 ... C가 0에서 1이 되는 rising edge에서 J와 K의 입력이 반영됨- rising edge에서 J=1, K=1 이면 이전 값의 보수가 출력됨JKCQ(t)00Q(t-1)010:Reset101 ... C가 HIGH인 동안에 입력이 출력에 반영됨- C는 Enable- C=0 이면 S와 R값에 영향을 받지않고 Q의 이전값(Q(t-1))을 출력SRCQ(t)001Q(t-1)0110:Reset1011

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.04 | 수정일 2021.06.04

  다운로드 장바구니
• 

  부산대 555timer 2 결과 보고서

  Reset 스위치를 눌렀을 때, S = 1에서 S = 0 이 되는 것을 확인해 볼 수 있었는데, S = 0 이 된 후에 Reset 스위치를 아무리 눌러도 달라지지 않는 것을 확인할 ... Reset에 연결된 스위치를 짧게 눌렀을 때 Output의 변화를 볼 수 있는데, Trigger의 스위치를 누른 상태(S = 1)에서 확인이 가능하다. ... RESET은 다른 두 입력보다 우선하므로 플립플롭(따라서 전체 타이머)을 언제든지 재설정할 수 있습니다.출력: 플립플롭의 출력에 이어 바이폴라 타이머의 경우 최대 200mA, CMOS

  리포트 | 10페이지 | 2,500원 | 등록일 2024.02.01

  다운로드 장바구니
• 

  [부산대 어드벤처디자인] 10장 flip-flop 및 shift registor 예비보고서

  S는 set(신호를 1로 셋)의 의미를 가지고 R은 reset (신호를 0으로 리셋)의 의미를 지닌다. S와 R이 모두 비활성화 상태의 경우 다음 상태는 현재 상태를 유지한다.

  리포트 | 7페이지 | 2,000원 | 등록일 2024.03.15 | 수정일 2024.04.15

  다운로드 장바구니
• 

  선운동량보존법칙 물리실험보고서

  만약 수레가 한방향으로 움직이면 미끄럼대의 수평을 다시 조정하고 소풍기의 출력을 적당하게 조절한다. (3) 포토게이트 계시기의 모드는 GATE 모드로 하고 RESET 버튼을 누른다.

  리포트 | 14페이지 | 2,000원 | 등록일 2023.06.02 | 수정일 2024.05.21

  다운로드 장바구니
• 

  [예비보고서] 8.래치와 플립플롭

  R은 Reset을 의미하여 R=1인 경우 Q(t+1)=1,S는 Set을 의미하여 Q(t+1)=0, 또한 동시에 R=S=1은 정의되지 않고, R=S=0은 CLK=0인 경우와마찬가지로

  리포트 | 2페이지 | 1,000원 | 등록일 2023.01.03

  다운로드 장바구니
• 

  서강대학교 마이크로프로세서 9주차 실험

  (a) Reset mode그림 (a)와 같은 reset mode에서는 외부 신호인 TI1이 trigger 되어 TI1의 rising edge에서 카운터와 동기되고, 이에 카운터가 reset ... 이때 TI1의 rising edge 이후 바로 reset 되지 않고 약간의 delay 후에 reset 되었다.

  리포트 | 27페이지 | 3,000원 | 등록일 2021.06.30 | 수정일 2022.04.14

  다운로드 장바구니
• 

  [A+] 공정제어(Process Control) - PID Controller 조작하기

  시행 15번에서는 PI control에서 disturbance에 의한 reset windup 현상을 살펴보고, 시행 16번에서 이를 해결하기 위해 ”Anti-Reset Windup" ... 시행 17번과 18번에서는 controller의 mode를 잘 못 선택했을 때 생기는 reset windup을 “Anti-Reset Windup"으로 줄여보았다.또한, Guided ... 반대로 PV가 커지는 상황에서 controller가 et ^{*} )} 위 식에서tau _{I}는 integral time 또는 reset time이다.

  리포트 | 19페이지 | 3,000원 | 등록일 2020.06.04 | 수정일 2021.02.11

  다운로드 장바구니
• 

  건국대학교 마이크로프로세서응용 Lab7 A+

  마이크로프로세서응용(3316)HW7Lab 7#7-1 : 7 Segment Timer with Reset#7-1 소스 코드 :;******************************* ... ********************************************;* Lab7-1 : Clock with SW1 Reset;************************ ... ****************************************;* Lab7-2 : 1/100 Stop Watch with Stop/Go function(SW5) and Reset

  리포트 | 17페이지 | 5,000원 | 등록일 2024.04.11 | 수정일 2024.04.22

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 8주차 예비보고서 A+

  EN이 HIGH 일 때, D가 HIGH 면 Latch는 Set 상태이고 D가 LOW 이면 Latch는 Reset 상태입니다.

  리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  홍익대학교 MCU/IoT실험 최종 프로젝트 보고서

  S0 (0번 스위치)는 START, S2 (2번 스위치)는 STOP, S1 (1번 스위치)는 RESET 기능을 수행 한다.

  리포트 | 5페이지 | 2,500원 | 등록일 2023.01.16

  다운로드 장바구니
• 

  12. Stopwatch 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  그러나 연결된 두번째자리 카운터의 reset을 조작하여 60이 최대치가 되도록 조작해야한다. 10진 카운터가 0110 (10진수의 6)상태일때를 기준으로 reset 신호를 high로

  리포트 | 6페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 9주차 예비보고서 A+

  D Flip-flop의 (CLR)’ 각각이 하나의 입력 신호 (MR)’로 묶여져 있기 때문에 (MR)’에 Active 입력 신호를 주면 8개의 D Flip-flop이 일괄적으로 Reset

  리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  홍익대 디지털논리실험및설계 9주차 예비보고서 A+

  MR’는 D Flip-flop의 clear과 연결되어, 회로를 reset 시킨다. 즉, 강제로 0을 출력하게 한다. ... Q가 1을 출력하도록 함)와 CLR’(강제 Reset. Q가 0을 출력하도록 함)을 이용하여 초기화 할 수 있다.

  리포트 | 5페이지 | 1,000원 | 등록일 2023.09.18

  다운로드 장바구니
• 

  논리회로 (정연모) 기말 전체 족보 정리

  (단, 입력x, clock, reset, 출력 z)3.1) 4 비트의 asynchronous ripple counter를 T f/f 와 D f/f 각각을 이용하여 설계하고 설명하시오

  시험자료 | 2페이지 | 1,500원 | 등록일 2022.04.07

  다운로드 장바구니
• 

  555 타이머 (전자회로실습)

  추가적으로 스위치를 닫으면 Reset단자에도 0V가 인가되어 전체 회로가 Reset된다.3.1.2. ... 이것이 플립플롭을 reset시키고 트랜지스 Qd의 베이스가 높은 상태로 되어 트랜지스터를 Turn-On 시킨다. ... 핀의 기능GND : 마이너스 전원TRIGGER (TG) : 전원 전압의 1/3보다 낮은 전압이 되면 기동OUTPUT (OUT) : 출력으로 정지시는 L, 타이머 기동중은 H가 됩니다RESET

  리포트 | 8페이지 | 4,000원 | 등록일 2021.10.13

  다운로드 장바구니
• 

  [A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 11. 카운터 설계

  활용해 JK F/F을 reset시켜 출력을 0000 (0)으로 만들어주면 된다. ... 경우와 마찬가지로 버튼 입력에 따라 카운트가 증가하도록 설계한다.16진 비동기 카운터에서 10진 비동기 카운터를 만들기 위해서는 1001 (9)에서 1010 (10)으로 가는 순간 Reset회로를

  리포트 | 4페이지 | 1,000원 | 등록일 2022.04.08

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 1

  .- R, S는 각각 ‘Reset'과 ’Set'를 나타내며, CK로는 클록 펄스(Clock Pulse)가 입력된다. ... , Q = 1로 설정된다.- R = 0, S = 0 이면 상태유지가 된다.- R = 0, S = 1 이면 SET(설정) 즉, Q = 1로 설정된다.- R = 1, S = 0 이면 RESET

  리포트 | 10페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  컴퓨터구조(전자계산시 논리회로에서 조합논리회로와 순서논리회로의 차이점)

  Reset과 Set단자에 모두 신호를 보내면 동작하지 않는 RS플립플롭의 문제점을 보완한 플립플롭이다. ... 나머지 플립플롭은 기본적으로 RS플립플롭을 가지고 만든다.RSQ(t+1)00상태불변100(Reset)011(set)11모순(동작X)[표1] RS플립플롭 진리표3) JK플립플롭JK플립플롭은

  리포트 | 4페이지 | 2,000원 | 등록일 2023.09.13

  다운로드 장바구니