"nor gate" 검색결과 121-140 / 853건

• 

  [아주대학교 A+] 논리회로 기말고사 족보

  아래 S-R latch에서 두 NOR gates의 propagation delays는 각각 2nsec, 1nsec이고, 신호들의 초기값은 다음과 같다: S=R=QN=0, Q=1. ... 아래의 full adder를 active-low 출력을 가진 3-to-8 decoder 1개와 2개의 NAND gates 만을 이용하여 설계하시오. ... Flip-flop의 propagation delay는 최대 3ns이고, 두 OR gates의 propagation delay는 최대 2ns로 동일하다.

  시험자료 | 1페이지 | 2,000원 | 등록일 2023.07.04 | 수정일 2024.01.24

  다운로드 장바구니
• 

  A+ 연세대학교 기초아날로그실험 4주차 결과레포트

  각각의 노란색 LED는 신호의 입력 상태를, 빨간색 LED는 NOR gate의 출력 값을 나타낸다.이러한 회로를 이용하여 3 input에 입력할 수 있는 모든 경우의 수에 따른 결과는 ... (1,1,1)부터 (0,0,0)까지 순서대로 실험을 진행하였을 때 (0,0,0)에서만 Output이 1(빨간색 LED가 켜짐)이 되며 나머지 모든 경우는 Output이 0이 되어 NOR ... Gate과 같이 작동하는 것을 확인할 수 있다.3.2 결과 분석 및 토의우리가 Digital Writer를 이용하여 Gate에 전압을 가할 때 위 회로에서 노란색 LED가 Gate에

  리포트 | 16페이지 | 1,000원 | 등록일 2023.07.03

  다운로드 장바구니
• 

  여러 가지 Inverter의 DC 특성 실험 레포트(예비,결과)

  이를 이용하여 NOR 회로를 구현할 수 있다.[3]그런데 NMOS 트랜지스터의 Drain과 Gate에 공통으로 인가하고 있는 VDD가 있으면, 그 트랜지스터는 항상 전도 상태로 있고 ... 따라서 NOR 회로를 구성할 수 있다.[1]PMOS로 NOR회로를 구성하려면 마찬가지로 극성을 반대로 생각하면 된다. ... 만일 Gate에 0V가 인가되면 (Vi = 0V), NMOS는 차단 영역으로 동작하여 출력 전압 Vo는 +5V가 나온다.

  리포트 | 6페이지 | 2,500원 | 등록일 2021.11.08

  다운로드 장바구니
• 

  논리회로설계실험 6주차 D Latch 설계

  위에서 그린 schematic에서 NOR gate로 이루어진 부분은 SR Latch의 구조와 같으므로 그 부분을 대체하여 그려주었다.이렇게 그릴 경우, 1개의 SR Latch, 2개의 ... logic gates 만을 이용하여 그린 schematic은 오른쪽 그림과 같다. 3개의 not gate, 2개의 and gate, 2개의 or gate로 이루어져 있다. ... and gate, 1개의 not gate로 구현할 수 있다.이렇게 그린 두개의 schematic와 Boolean expression을 참고하면 Behavioral modeling,

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  충북대학교 정보통신공학부 실험 13. CMOS-TTL interface

  TTL 과 CMOS 실험 시뮬레이션 (NOR){nameOfApplication=Show} ... 기초이론 N-channel MOS 는 gate-source 전압이 (+) 일 때 전도된다 . P-channel MOS 는 gate-source 전압이 (-) 일 때 전도된다 . ... N-MOS 는 gate-source 전압이 0V, P-mos 는 gate-source 전앞이 5V 일때 off 된다 .이면 , 즉 L( lOW ) 상태에 있으면 NMOS 가 OFF

  리포트 | 9페이지 | 1,500원 | 등록일 2020.10.26

  다운로드 장바구니
• 

  실습 9. 4-bit Adder 회로 설계 예비보고서

  실습준비물부품저항 330Ω, 1/2W, 5% : 10개Inverter 74HC04 : 4개NAND gate 74HC00 : 5개NOR gate 74HC02 : 5개AND gate 74HC08 ... : 5개OR gate 74HC32 : 5개XOR gate 74HC86 : 2개LED : 10개switch : 10개사용장비오실로스코프(Oscilloscope) : 1대브레드보드 (

  리포트 | 5페이지 | 2,000원 | 등록일 2022.09.19

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 4-bit Adder

  AB000111100010111010(이론부 참고)Cin AB000111100001010111(C) (B)에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR ... ) 로직 회로를 설계하여라.CoutS(D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.SCout(E) 설계한 회로중 하나를 선택하여 2Bit 가산기

  리포트 | 4페이지 | 1,000원 | 등록일 2021.12.15

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습예비보고서11-카운터 설계

  실습 준비물JK Flip Flop 74HC73 : 4개NAND gate 74HC00 : 4개NOR gate 74HC02 : 2개AND gate 74HC08 : 2개OR gate

  리포트 | 6페이지 | 1,500원 | 등록일 2020.03.29 | 수정일 2020.05.06

  다운로드 장바구니
• 

  울산대학교 디지털실험예비22 디지털 논리회로의 전압특성과 지연시간

  이 3가지 동작들을 결합하면 NAND, NOR, Exclusive OR, Multiplexer, Exclusive NOR, Flip-Flop 등과 같은 확장된 논리연산과 저장기능을 ... 입력과 출력이 처리하는 전압의 영역이 다소 차이가 있도록 하여야 Gate들의 전압 변동에 영향을 적게 받는다. ... 시뮬레이션(1) 동작 전압측정그림 22-4 Gate 전압측정 회로TTLV _{IH} : 2.619VV _{OH} : 4.545VV _{noise`high} : 1.926VV _{IL

  리포트 | 5페이지 | 2,000원 | 등록일 2021.03.20

  다운로드 장바구니
• 

  Semiconductor Device and Design - 13~14__

  Semi custom 1) Gate array ▶ Basic logic gate such as NAND and NOR, or metal Routing, which regularly ... Individual unit prices are high. have a limited number of gates lack integration and flexibility2. ... Semi custom 1) Gate array ▶ Advantage : Since only metal mask Process is required, Turn around time is

  리포트 | 17페이지 | 2,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니
• 

  A+ 중앙대 아날로그및디지털회로설계실습 족보 시험자료, 02 03 04 05 06 07 08 09 10

  – AND 출력에 NOT 연결, 입력이 모두 1일 때만 0✅ NOR gate – OR 출력에 NOT 연결, 입력이 모두 0일 때만 1✅ XOR gate – 두 입력이 다를 때만 1✅ ... .✅ AND gate – 입력이 모두 1일때만 1✅ OR gate – 입력이 하나 또는 둘 이상이 1이면 1✅ NOT gate – 입력이 1이면 0, 0이면 1✅ NAND gate

  시험자료 | 16페이지 | 2,000원 | 등록일 2024.03.13 | 수정일 2024.03.20

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

  NAND래치와 NOR래치를 비교해서 주목할 점은 NAND래치의 입력은 NOR 래치에서 사용되는 입력 값들의 보수라는 점이다.3. ... NOR 논리 게이트 교차 되먹임 입력을 통해 만들어 진다. ... * Gate primitive 방법을 이용하여 encoder를 처음 설계할 때 다음과 같이 WARNING이 발생했다.WARNING> Input is never used.

  리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  [A+보고서] 회로실험 CMOS-TTL Interface 예비보고서

  A입력 Bp-channelMOSn-channelMOS출력lowlowonoffhighlowhighoffonlowhighlowoffonlowhighhighoffonlow- CMOS NOR ... 되고, 두 개의 입력 중 어느 하나가 low가 되면 그 입력에 연결된 n-channel FET는 off되고, p-channel FET는 on되어 출력은 high 상 태가 된다.3) NOR ... 전압이 (+)일 때 전도된다.(2) p-channel MOS는 gate-source 전압이 (-)일 때 전도된다.(3) nMOS는 gate-source 전압이 0[V], pMOS는

  리포트 | 6페이지 | 1,000원 | 등록일 2022.12.24 | 수정일 2024.07.21

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습 예비보고서9 4비트가산기

  (C) (B)에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR)로직 회로를 설계한다. ... (D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.(E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다.

  리포트 | 4페이지 | 1,500원 | 등록일 2020.10.17 | 수정일 2020.11.27

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 3주차

  - 출력은 논리 입력의 곱과 같음5) NAND Gate- AND 게이트와 NOT 연산을 조합한 결과6) NOR Gate- OR 게이트와 NOT 연산을 조합한 결과3. ... Xilinx ISE 프로그램을 사용하여 기본적인 Verilog HDL 모델링 방법들인 비트연산자 모델링, 게이트 프리미티브 모델링, 행위수준 모델링 방법을 사용하여 AND, NAND, NOR ... 원리는 gate의 입력과 출력을 설정하는 것이다.

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  디지털논리회로 (논리 게이트)

  종류논리 게이트(Logic Gate)의 종류는 아래 와 같이 기본 논리 게이트와 확장 논리 게이트로 구분이 가능하다. ... 이들의 논리 기호는 [그림 1]과 같이 표현이 가능하다.(1) 기본 논리 게이트 : BUFEER, NOT, AND, OR(2) 확장 논리 게이트 : NAND, NOR, XOR, XNOR3

  리포트 | 8페이지 | 2,000원 | 등록일 2024.01.18 | 수정일 2024.01.23

  다운로드 장바구니
• 

  4주차 결과 - 논리 게이트 및 부울 함수의 구현

  실험은 NOT, OR, AND 게이트, NAND, NOR, Exclusive-OR 게이트의 논리함수 개념과 Gate의 구조 및 기능에 대해 알아보고 측정하는 실험과 부울 함수를 이용한 ... 그리고 각 Gate 마다 입력받는 위치와 개수가 달랐고, 출력 받는 위치와 개수도 달랐기 때문에 실험하는 동안 데이터시트를 계속 확인하며 각 Gate에 맞는 위치에 Vcc와 GND가 ... NOR 게이트는 OR 게이트와 NOT 게이트가 합쳐진 것으로 값이 OR 게이트와 정반대로 출력됩니다.

  리포트 | 8페이지 | 1,500원 | 등록일 2020.10.01

  다운로드 장바구니
• 

  디지털 논리회로의 전압특성과 지연시간 예비레포트

  이 3가지 동작들을 결합하면 NAND, NOR, Exclusive OR, Multiplexer, Exclusive NOR, Flip-Flop 등과 같은 확장된 논리연산과 저장기능을 ... 그림 22-5에서 병렬로 연결된 NAND Gate들을 제거하고 그림의 두 번째 NOT Gate 출력인 4번 단자에 표와 같이 주어진 저항들을 연결하여 출력전압을 기록하고 주파수를 매우 ... 입력과 출력이 처리하는 전압의 영역이 다소 차이가 있도록 하여야 Gate들의 전압 변동에 영향을 적게 받는다.

  리포트 | 3페이지 | 1,000원 | 등록일 2022.04.28

  다운로드 장바구니
• 

  [전자회로] Pspice (드모르간의 정리) 실험 레포트

  NOR gate를 이용한 기본 논리 회로a) A ? B = ((A ? B)’)’ b) A+B = ((A+B)’)’ = (A’ ? B’)’3. ... NAND gate를 이용한 기본 논리 회로a) A+B = ((A+B)’)’ b) A ? B = ((A ? B)’)’ = (A’ + B’)’2. GATE 와 결과(A ? ... D)’를 보면, 변수 A와 변수 B의 AND 값과, 변수 C와 변수 D의 AND값을 OR gate 로 묶은 뒤 NOT gate를 한 값은 (A ? B + C ?

  리포트 | 3페이지 | 2,000원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  [기초회로실험]Flip-flop 회로

  게이트는 하나 이상의 입력이 1이면 출력이 0이 되는 특징을 가지고 있는데, RS flip-flop (NOR Gate 사용)에서 입력 R과 S가 둘 다 1이 되면 두 NOR 게이트 ... 질문 사항1) RS flip-flop (NOR Gate 사용)에서 입력 R = S = 1 일 때 출력이 금지 상태가 되는 이유를 고찰하라.리셋(reset)과 세트(set) 입력 단자와 ... 이 회로는 두 개의 NAND 게이트나 두 개의 NOR 게이트로 구성이 가능하다.NOR 게이트를 이용한 RS flip-flop진리표입력출력RSQbar{Q}00Qbar{Q}0110100111XXNOR

  리포트 | 6페이지 | 2,500원 | 등록일 2021.04.02

  다운로드 장바구니