"베릴로그verilog" 검색결과 141-160 / 314건

• 

  [verilog]Mealy FSM 및 Moore FSM 설계

  reg [2:0] state, next;//State Register (상태 레지스터 블록) always @(posedge clk or posedge start) begin if(start==1) state

  리포트 | 7페이지 | 3,000원 | 등록일 2012.04.30 | 수정일 2021.05.07

  다운로드 장바구니
• 

  [Flowrian] 10진 카운터 회로의 Verilog 설계 및 시뮬레이션 검증

  언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 논리동작을 모델링한다.설계는 Verilog 언어를 이용하여 모델링 되었으며, 테스트벤치도 Verilog로 ... (주)시스템 센트로이드의 Flowrian으로 설계되었으며 Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다. ... 범위를 카운팅 하는 카운터를 의미한다.10진 카운터는 0~15 를 셀 수 있는 4 비트 이진 카운터를 변형하여 0~9 범위만 카운팅하도록 설계한다. 10진 카운터 회로의 동작은 Verilog

  리포트 | 11페이지 | 1,000원 | 등록일 2011.11.05

  다운로드 장바구니
• 

  [Flowrian] 최대공약수 계산기의 Verilog 설계 및 시뮬레이션 검증

  시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다. ... 본 설계는 최대공약수 (GCD, Greatest Common Divisor)을 계산하는 모듈을 레지스터 전송수준과 구조수준의 두가지 방식으로 에서 Verilog 언어을 사용하여 설계하고 ... 레지스터, 멀티플렉서와 비교기와 뺄셈기 등의 모듈들로 구성된다.각 모듈들에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog 소스를 공개하였으며, 테스트벤치로

  리포트 | 28페이지 | 2,500원 | 등록일 2011.09.05

  다운로드 장바구니
• 

  Verilog-HDL 을 이용한 ALU 설계

  논리회로설계 텀프로젝트입니다.Verilog-HDL 을 이용한 ALU 설계 입니다.기본적인 ALU 를 설계하여.① exponential - 지수② factorial - 팩토리얼③

  리포트 | 2,000원 | 등록일 2011.06.09 | 수정일 2016.02.05

  다운로드 장바구니
• 

  [Flowrian] Mealy & Moore 타입 Level-to-Pulse 변환기의 Verilog 설계 및 시뮬레이션 검증

  시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다. ... 상태도의 레지스터 전송 수준 설계 (4절) * Moore 타입 논리회로도의 구조 수준 설계 (5절)각각의 설계에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog

  리포트 | 18페이지 | 2,000원 | 등록일 2011.09.06 | 수정일 2014.08.19

  다운로드 장바구니
• 

  인하대학교 디지털시스템설계 (verilog) 32bit ALU 설계

  1. 과제목적1. generate 구문의 사용법을 익힌다.2. ALU의 구조와 동작방식에 대해 알아본다.3. Hierarchical 구조 모델링을 익힌다8. 고찰처음 최상위 모듈을 작성할 때 Set값을 wire로 선언하지 않고 시뮬레이션을 실시하였다. 코드상 에러는 발..

  리포트 | 12페이지 | 2,000원 | 등록일 2017.01.06 | 수정일 2018.03.24

  다운로드 장바구니
• 

  [Flowrian2] SystemVerilog 문법 및 실습 (Clocking Blocks)

  11.1. Clocking Blocks 클럭킹 블록 클럭킹 블록(Clocking Block)은 클럭 신호와 동기화 되는 입출력 신호 및 타이밍을 정 의한다. 클럭킹 블록은 회로 구조나 기능과는 별도로 동기화 및 타이밍을 분리시키는 효과가 있다. 클럭킹 블록은 테스..

  리포트 | 11페이지 | 2,000원 | 등록일 2017.07.06

  다운로드 장바구니
• 

  [Flowrian] Hamming 코드 기반 Error Detection/Correction 회로의 Verilog 설계 및 시뮬레이션 검증

  Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

  리포트 | 10페이지 | 2,500원 | 등록일 2011.10.29

  다운로드 장바구니
• 

  [Flowrian] Round-robin 방식 Arbiter 회로의 Verilog 설계 및 시뮬레이션 검증

  : Arbiter 최상위 모듈Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... 본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- timer : 시간 측정 타이머- ctrl : 동작 제어를 위한 유한상태머신- arbiter

  리포트 | 19페이지 | 2,500원 | 등록일 2011.10.29

  다운로드 장바구니
• 

  [Flowrian] Tri-State Buffer의 Verilog 설계 및 시뮬레이션 검증

  Tri-State Buffer의 동작은 Verilog 언어가 제공하는 3가지 방식, Dataflow, Behavior, Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog ... Dataflow 형식 Tri-State Buffer의 Verilog 설계 및 검증3. Behavior 형식 Tri-State Buffer의 Verilog 설계 및 검증4. ... Structure 형식 Tri-State Buffer의 Verilog 설계 및 검증

  리포트 | 13페이지 | 1,000원 | 등록일 2011.11.01

  다운로드 장바구니
• 

  [Flowrian] Lookup Table 방식 곱셈기의 Verilog 설계 및 시뮬레이션 검증

  설계 및 시뮬레이션 검증LUT 롬 : RT 수준 Verilog 설계 및 시뮬레이션 검증최상위 Lookup Table 방식 곱셈기 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog ... 레지스터 전송수준 (RTL, Register Transfer Level)에서 설계되었고, 상위 모듈들은 하위 모듈들의 조합으로 구조수준에서 설계되었다.8 비트 레지스터 : RT 수준 Verilog

  리포트 | 16페이지 | 1,500원 | 등록일 2011.10.01 | 수정일 2014.08.19

  다운로드 장바구니
• 

  timer 설계

  1. 10진수 counter source1.1 설명각각의 입출력을 선언하고 clk가 상승할 때와 rst가 상승 엣지 일 때 작동하도록 설계하였고 rst이 1이면 count는 0으로 초기화되고, en이 1일 때 count(timer 모듈에서는 count1) set도 1이..

  리포트 | 3페이지 | 2,000원 | 등록일 2015.12.07

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습4 [예비레포트]

  \* ARABIC 7 2:1 MUX Simulation 결과위에서 설계한 2:1 MUX를 이용하여 Gate Primitive Modeling으로 설계한 2bit 2:1 MUX의 Verilog ... Button Switch 4입력 S0, S1 : BUS Switch 1,2출력 Q : LED 1Behavioral Modeling으로 4:1 MUX를 설계하였다.4:1 MUX의 Verilog

  리포트 | 15페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  [Flowrian] 6진 카운터 회로의 Verilog 설계 및 시뮬레이션 검증

  동작 사양- 6진 카운터 회로는 0~5 범위를 카운팅 하는 카운터를 의미한다.- 6진 카운터는 0~&를 셀 수 있는 3 비트 이진 카운터를 변형하여 0~5범위만 카운팅 하도록 설계한다. 리셋 단자를 이용하여 설계하는 경우가 있지만 리셋은 논리구현에 사용하지 않아야 하기..

  리포트 | 10페이지 | 1,000원 | 등록일 2012.06.02

  다운로드 장바구니
• 

  동기식 16비트 Gray Counter 로직 설계 소스 코드

  연속 카운터 값사이에 1비트의 값만 변화(토글)시키면서 상태값을 증가(감소)시키는 Gray 계수기를 System Verilog를 이용하여 설계파일을 구현한다.설계파일의 기능외에도 테스트 ... 벤치 파일 기능을 수행할 수 있도록 초기화 블록을 포함시키고이의 기능을 동작할 수 있도록 시스템 베릴로그의 데이터 자료형 중 네트형 변수와 레지스터형 변수의 기능을 함께 수행할 수

  리포트 | 3,000원 | 등록일 2013.02.17

  다운로드 장바구니
• 

  [Flowrian] 슬라이스 확장형 ALU 구조의 Verilog 설계 및 시뮬레이션 검증

  모든 모듈들은 Verilog 언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다

  리포트 | 23페이지 | 2,500원 | 등록일 2011.09.09

  다운로드 장바구니
• 

  텔레칩스 합격자소서

  전공 프로젝트 경험[MIPS 프로세서 구현]3학년 때, multi-cycle MIPS design using Verilog 프로젝트를 진행했습니다. ... 그 후, full adder를 베릴로그로 구현했습니다. 또한, 이를 FPGA 보드에 올려 직접 덧셈을 해보았습니다.둘째, ARM 프로세서의 구조 이해.

  자기소개서 | 4페이지 | 3,000원 | 등록일 2019.04.08

  다운로드 장바구니
• 

  [컴퓨터구조] quartus 2를 이용한 verilog 소스 및 코딩 시뮬레이션

  Verilog HDL File 소스?RTL Viewer 캡쳐 화면?Technology Map Viewer3. exercise 4.6 & 4.7? ... Verilog HDL File 소스*/module exercise2 (input [3:0] a,output reg [1:0] y);always @(*)if (a[0]) y = 2'b11 ... Verilog HDL File 소스*/module seven_seg_dec(input [3:0] handle,output reg [6:0] HEX);always@(*)case(handle

  리포트 | 13페이지 | 2,000원 | 등록일 2011.04.07

  다운로드 장바구니
• 

  [Flowrian] 4x4 매트릭스 키패드 인터페이스 회로의 Verilog 설계 및 시뮬레이션 검증

  키패드 인터페이스 회로의 Verilog 설계 및 검증2. 4x4 매트릭스 키패드 모델의 Verilog 설계 및 검증3. 키패드 인터페이스 테스트 회로의 Verilog 설계 및 검증 ... 설계하여 검증하였다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. ... 키패드 인터페이스 회로를 설계하고 보다 실제적인 상황에서의 테스트를 위하여 키패드의 스위치를 누르는 동작을 Verilog 코드로 모델링하여 이 두 모듈이 서로 연동되도록 테스트 회로를

  리포트 | 21페이지 | 3,000원 | 등록일 2011.12.13

  다운로드 장바구니
• 

  디지털논리 VerilogHDL Project 결과보고서

  1. clk카운트module clock_sec(clk, rst, real_A, enable_10sec); input clk, rst; output [16:0] real_A; output enable_10sec; reg [16:0] real_A; reg enabl..

  리포트 | 10페이지 | 3,000원 | 등록일 2010.06.29

  다운로드 장바구니