"전전설1" 검색결과 141-160 / 18,078건

• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트

  AND게이트는 두 입력 모두 1일때만 1일 출력된다. ... 3을 통해 값을 입력하고 출력은 cout, sum이며 LED1과 9에 나타난다. 1bit full adder는 2개 이상의 입력이 1일 때, 캐리가 발생한다. gate primitive를 ... 핀Bus 스위치4Bus 스위치3Bus 스위치2Bus 스위치1b0b1b2b3핀 설정값P42P43P39P40실제 핀Bus 스위치8Bus 스위치7Bus 스위치6Bus 스위치5out0out1out2out3핀

  리포트 | 15페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  서울시립대 전전설3 7주차 결과 보고서

  시험자료 | 7페이지 | 2,000원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 9주차 결과 보고서

  시험자료 | 8페이지 | 2,000원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 3주차 예비 보고서(ㅂㄱㅎ교수님)

  시험자료 | 10페이지 | 1,500원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 4주차 예비 보고서

  2 kHz가 되기 위한 R1값을 구하세요.b) a)에서 R1과 C1 값을 이용하여 Fig. 5(b) 회로를 LTspice에서 구현하세요. ... 1) 1차 active low-pass filtera) Fig. 5(b) 회로의 전달함수가 로 계산됨을 이용하여, C1 = 100 nF일 때 Fig. 5(b) 회로의 cutoff frequency가 ... 회로를 LTspice에서 구성하세요.c) RL = 1 kΩ일 때, 1)-c)의 1차 active low-pass filter에 대한 Bode gain plot과 2)-b)의 2차 active

  시험자료 | 11페이지 | 1,500원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 5주차 예비 보고서

  예비 보고서1) Finite open-loop gain and bandwidtha) Texas Instruments에서 제공하는 uA741의 datasheet에서 open-loop ... GB의 typical value를 찾아서 캡쳐하세요.b) R1 = 10 kΩ로 하여 Fig. 2(b)의 inverting amplifier 회로를 LTspice 상에서 구현하세요.c ... limitationa) Texas Instruments에서 제공하는 uA741의 datasheet에서 slew-rate의 typical value를 찾아서 캡쳐하세요.b) LTspice 상에서 R1

  시험자료 | 12페이지 | 1,500원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 5주차 결과 보고서 Op-amp 2

  1) 실험 1 : Finite open-loop gain and bandwidtha) uA741을 이용하여 예비보고서의 1)-b) 항목의 inverting amplifier 회로를 ... 결과 보고서1) Experimental Results : 아래 질문에 답하기 위하여 데이터를 정리하세요. ... 변화시키면서, 각 주파수에 따른 magnitude와 phase shift를 측정 하고 기록하세요.e) R2 = 100 kΩ인 경우에 대해 a)–d)를 반복하세요.참고 : 실험 2에서도 R1

  시험자료 | 7페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  서울시립대 전전설3 6주차 예비 보고서

  예비 보고서1) pn diodea) 1N4004의 datasheet에서 다음의 값을 얻으세요.• DC breaking voltage• Forward voltage drop• Reverse ... 이제 vI를 −2.5 V에서 2.5 V까지 0.01 V 간격으로 DC sweep하여 iD-vD 그래프를그리세요.참고 1: LIB 확장자인 1N4004의 spice model도 활용 ... currentb) 1N4004의 spice model을 찾아서 LTspice에 추가하고, LTspice를 이용하여 R = 10 Ω로 하고 Fig. 7의회로를 구성하세요.

  시험자료 | 11페이지 | 1,500원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 7주차 예비 보고서

  예비 보고서1) Half-wave rectifier and peak detectora) 1N4004 spice model을 이용하여 LTspice 상에서 Fig. 3(a)의 half-wave ... rectifier circuit을 구성하세요.b) a)의 회로에서 R = 100 Ω, 1 kΩ, 10 kΩ인 경우에 대해 입력 전압 vI이 2 Vp−p, 100 Hz 인 sine ... 그리세요.c) a)의 회로에서 10 µF의 capacitor를 추가하여 Fig. 9(a)의 peak detector circuit을 구성하세요.d) c)의 회로에서 R = 100 Ω, 1

  시험자료 | 13페이지 | 1,500원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 9주차 예비 보고서 Diode 3

  예비 보고서1) pn 접합 diode를 이용한 voltage regulatora) 1N4004의 spice model을 이용하여, LTspice 상에서 Fig. 2(a)의 voltage ... (R = 1kΩ로 하세요.) ... (R = 1 kΩ로 두고, 부하단은 open시키세요(즉, RL = ∞).)c) a)의 회로에 12 V의 DC 신호를 입력 전압으로 인가하고, 부하 저항값을 RL을 1 kΩ, 10 kΩ

  시험자료 | 16페이지 | 1,500원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  서울시립대 전전설3 12주차 예비 보고서 MOSFET3

  예비 보고서1) Source resistor가 없는 CS amplifiera) Fig. 7에 도식화된 CS amplifier 회로에서, 다음의 characteristic parameters의 ... LTspice time-domain 시뮬레이션을 통해 open-circuit voltage gain Av0을 계산하세요f) b) 항목의 회로에서 Fig. 8과 같이 Rsig = RG1

  시험자료 | 11페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  서울시립대 전전설3 12주차 결과 보고서 MOSFET3

  CG amplifier실험 1의 회로는 그림 1과 같이 구현하였으며, 사용된 소자의 값은 아래와 같다.Resistor : 500 Ω, 1 M Ω, 1 kΩ,Capacitor : 47 ... 실험 1의표 1을 보면 실험값과 이론값의 오차율이 매우 큰 것을 확인할 수 있다. ... 실험1의 회로그림 6의 회로를 small signal model로 생각해 이론 값을 구해보면 다음과 같은 식이 성립한다.(1)(2)(3)식 (1), (2)를 통해 식(3)을 얻을 수

  시험자료 | 4페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  서울시립대 전전설3 13주차 예비 보고서 MOSFET4

  예비 보고서1) Single-stage CS amplifiera) LTspice에서 2N7000의 spice model을 이용하여 Fig. 1의 single-stage CG amplifier ... 회로를 구성하세요.b) LTspice의 op 함수를 이용하여 a) 회로의 동작점에서 MOSFET M1의 drain current ID, gate-source voltage VGS, ... drain-source voltage VDS을 찾으세요.c) 식 (1)를 이용하여 open-circuit voltage gain, voltage gain의 이론값을 찾으세요.d)

  시험자료 | 13페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  서울시립대 전전설3 13주차 결과 보고서 MOSFET 4

  실험들보다 상대적으로 매우 많았는데 이러한 많은 소자들에서 발생하는 저항 값의 오차, 소자들의 고유 값 등에 영향을 받아 동작점이 모의실험과의 차이가 발생했음을 알 수 있다.또한 실험 전 ... kΩ, 7.5 kΩ, 10 kΩ, 0.8 MΩ, 1 MΩ, 1 kΩ,Capacitor : 1 uF, 47 uFNMOS : 2N7000그림 2. ... Multi-stage CS-SF amplifier회로실험 1의 회로는 그림 1과 같이 구현하였으며, 사용된 소자의 값은 아래와 같다.Resistor : 300 Ω, 500 Ω, 1

  시험자료 | 8페이지 | 3,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  서울시립대 전전설3 final project 결과 보고서

  , 10kΩ, 10kΩ, 1MΩ, 1MΩ. 10Ω, 300Ω, 1kΩ, 47uF, 47uFDiode : 1N4004 x2Op-amp: UA741 x2MOSFET: 2N7000Experimental ... SEQ 그림 \* ARABIC 1. ... 설계할 회로또한 그림 1의 회로는 다음의 요구조건을 만족해야 한다.본 교과목에서 활용한 2N7000, uA741, 1N4004, 저항 캐패시터, 인덕터, 가변저항으로 회로를 구성한다.입력

  시험자료 | 11페이지 | 10,000원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 11주차 결과 보고서 MOSFET 2

  VDD의 값을 0 V에서부터 서서히 증가시키면서, drain current ID가 20 mA가 되는 VDD의 값을 찾고, ID = ID1, VDD = VDD1, VGS = VGS1를 ... Parameter estimation을 위한 circuit실험 1의 회로는 그림 1과 같이 구현하였으며, 사용된 소자의 값은 아래와 같다.Resistor : 100ΩNMOS : 2N7000그림 ... small-signal model을 이해하고, 이를 이용하여 amplifier의 일종인 common-source amplifier를 설계해본다.Experiment Setup :그림 1.

  시험자료 | 8페이지 | 3,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  서울시립대 전전설3 final project 예비 보고서

  1. ... 이 때 R1과 R2의 저항 값을 동일하게 함으로써 증폭률을 1로 만들어 정류회로의 반전된 모습을 얻을 수 있다. ... 설계할 회로또한 그림 1의 회로는 다음의 요구조건을 만족해야 한다.본 교과목에서 활용한 2N7000, uA741, 1N4004, 저항 캐패시터, 인덕터, 가변저항으로 회로를 구성한다.입력

  시험자료 | 5페이지 | 3,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  서울시립대 전전설3 3주차 결과 보고서 Passive filter 2

  RL = 1kΩ, 50 Ω 일 때 parallel RLC resonance의 ph6.9Quality factor1.9971.586.143.15표 1. ... RLC band pass filter실험 1의 RLC band pass filter는 그림 1과 같이 구현하였으며, 사용된 소자의 값은 아래와 같다.Resistor : 103 ΩCapacitor ... RL = 1kΩ일 때 parallel RLC resonance의 gain plot그래프 8.

  시험자료 | 6페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  서울시립대 컴퓨터구조 중간기말 족보

  1. 다음을 설명하세요(1) pipelining(2) data race2. hazard의 종류와 예시를 3가지 적으세요3.

  시험자료 | 2페이지 | 20,000원 | 등록일 2023.03.07 | 수정일 2023.04.27

  다운로드 장바구니
• 

  서울시립대학교 전전설3 4주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

  Results of this Lab (실험 결과)(1) Op Amp – Instrumentation Amplifier[1-1] 3개의 operational amplifier를 사용하여 ... Results of this Lab (실험 결과) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 71) 실험 [1-1] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ ... \l "주석1" [1](a)(b) Instrumentation Amplifier이전 실험에서는 차동 증폭기(Differential Amplifier)의 경우 회로의 단점이 있는데,

  리포트 | 10페이지 | 1,500원 | 등록일 2021.03.20

  다운로드 장바구니