"XOR" 검색결과 141-160 / 1,857건

• 

  디지털 논리회로 실험 5주차 Adder 예비보고서

  그 두 요소가 각각 두 갈래로 나뉘어 다시 XOR 게이트와 AND 게이트로 하나씩 입력값이 되는데 XOR 게이트의 출력값은 바로 출력이 되고, AND 게이트의 출력값은 이전에 스위치 ... C가 A와 B의 AND 연산에 해당함을 알 수 있으며, S는 Exclusive OR (XOR) 연산이라고 한다. ... 스위치 A,B에서의 점퍼선이 각각 2곳으로 나뉘어 XOR, AND 게이트의 입력값으로 들어가고 그곳에서 각각 출력이 된다.

  리포트 | 9페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  홍익대 디지털논리실험및설계 6주차 예비보고서 A+

  따라서 두 개의 네 자리 이진수를 입력한 후 XOR 논리 연산을 수행하여 출력값이 0000이 나오는지 확인하는 방법을 이용한다.실험 준비 (1)에 첨부한 사진을 보면, XOR 연산을 ... 그리고 출력값은 F3’~F0’에 Active Low로 출력될 것이다.1.2 74181을 이용하여 두 개의 네 자리 이진수가 같은지 판별하는 방법을 설명하시오.XOR 게이트는 두 개의 ... 출력 F도 Active LOW 이므로 두 수가 동일하다면 XOR은 두 수가 같을 때 0을 출력하므로 0이 뒤집어진 1이 모두 출력될 것이다.첫 번째로 1011과 0101은 0001이

  리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18

  다운로드 장바구니
• 

  홍익대학교 전전 실험1 기본논리게이트 결과보고서

  (1) 2입력 AND, OR, NAND, NOR, XOR 게이트AND OR NAND NOR XOR논리게이트 진리표 (단위: V)입력ANDORNANDNORXORAB전압논리전압논리전압논리전압논리전압논리00 ... 실험1 기본논리게이트 결과보고서실험 제목 : 기본논리게이트목적 : 기본논리게이트인 NOT, AND, OR, NAND, NOR, XOR 게이트의 동작 특성 및 응용에 대하여 살펴본다.결과 ... ***0011011111000(2) NAND 및 NOR 게이트의 응용 (단위: V)입력출력AB회록(f)회로(g)전압논리전압논리0000011010101111(3) 다른 소자에 의한 XOR

  리포트 | 2페이지 | 1,000원 | 등록일 2020.12.25 | 수정일 2021.03.05

  다운로드 장바구니
• 

  실습 6. 위상 제어 루프(PLL) 예비보고서

  10nF, ceramic disk : 1개커패시터 100nF, ceramic disk : 1개커패시터 1uF : 2개Op amp UA741 : 3개Inverter 74HC04 : 1개XOR ... 가변 발진기 구성위상 검출기 phase detector : 입력신호(기준전압) Vref 와 출력의 피드백 신호의 주파수를 비교하여 그 위상 차이를 검출 - 실험에서는 XOR gate이 ... 이용한 위상 검출기의 특성을 파악하고 V1과 V2의 위상 차이 변화에 따른 Vout 전압의 평균값 특성을 그리시오.그림 6-1 XOR 위상검출기주파수가 동일한 신호가 지연시간도 같아서

  리포트 | 14페이지 | 2,000원 | 등록일 2022.09.19

  다운로드 장바구니
• 

  7. 논리함수와 게이트 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  XOR 게이트 설계입력출력입력 V1입력 V2000011101110XOR의 진리표 대로 출력파형이 나온 것을 볼 수 있다.4. ... 실습 준비물부품스위치2개AND gate 74HC082개OR gate 74HC321개Inverter 74HC042개NAND gate 74HC001개NOR gate 74HC021개XOR ... 설계실습 계획서7-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR

  리포트 | 9페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  결과보고서6_디지털통신2_순환 부호화, 조직적 순환 부호화

  2번째 행과 1번째 행을 xor 연산후 1번째 행에 넣고 1번째 행과 4번째 행을 xor 연산 후 4번째 행에 넣으면 된다. ... 발생기 행렬을 만들 때 한 칸씩 옆으로 밀어내며 만든 행렬이므로 4번째와 행과 3번째 행을 xor 연산후 3번째 행에 넣고, 3번째 행과 2번째 행을 xor 연산 후 2번째 행에 넣고 ... 조직적이어야 하기 때문에 각 행을 xor 연산 시켜서 이것이 만들어지도록 해야 한다.

  리포트 | 17페이지 | 2,000원 | 등록일 2021.09.23

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 1주차 예비+결과(코드포함) TTL_gates_Lab_on_Breadboard

  PULSE파를 대신 사용할 수 있다.4)XOR Gate: 베타적 OR 게이트라고도 하며, 두 입력이 서로 다른 값을 가질 때에만 출력이 High가 된다. ... 실험목표1) OR, XOR 게이트의 동작을 이해하고, 직접 회로를 구성하여 동작 결과를 확인한다.2) 논리 게이트를 적절히 활용하여 반가산기를 구현하여, 반가산기의 진리표와 실제동작을 ... 즉 출력은 논리 입력의 합과 같다.2)7432은 4개의 OR 게이트로, 7486은 4개의 XOR 게이트로, 7408은 4개의 AND 게이트로 구성된 IC이다.3)LED란 양 단자에

  리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니
• 

  [A+]중앙대 아날로그및디지털회로설계실습 과제 4-bit Adder 회로 설계 (12주차)

  .- XOR gate 74HC86 datasheetVcc : 14번 핀 , GND : 7번 핀3.- XOR gate 이용한 4-bit Full Adder 회로 (Pspice를 이용)

  리포트 | 3페이지 | 1,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그및디지털회로설계실습 6차 예비보고서

  발진기)로 위 그림에서 확인할 수 있다.먼저 위상 검출기는 Reference voltage 와 VCO 의 출력 전압을 비교하여 그 위상 차이에 해당하는 파형을 출력하고 실험에서 XOR ... XOR 게이트의 두 입력이 다를 때 High 를 출력하는 성질로 위상 검출기의 역할을 할 수 있다.이때 위상 검출기의 출력은 High 와 Low Voltage 의 펄스 형태로 구성되어

  리포트 | 16페이지 | 1,000원 | 등록일 2024.02.17

  다운로드 장바구니
• 

  디지털회로실험 가산기, 감산기 실험 레포트

  디지털회로실험실험보고서제목 : XOR 게이트(XOR, 1비트 비교기, 보수기)가산기와 감산기(전가산기, 전감산기)1. ... 기본 이론- XOR 게이트- XOR(eXclusive OR 또는 배타적-OR) 게이트는 1을 홀수 개 입력하면 1을 출력하고, 짝수 개 입력하면,0을 출력하는 게이트이다.

  리포트 | 10페이지 | 1,500원 | 등록일 2020.12.13

  다운로드 장바구니
• 

  조합논리회로 (전가산기,반가산기)

  결 과 :1) 전가산기회로를 통해서 구현하면 출력 S는 초기 입력값 2개의 XOR값과 3번째 입력값의 XOR연산 값이고, 출력 C는 처음에 나온 출력값 2개의 XOR 연산값과 3번째 ... 내 용 :1)Half Adder(반가산기)반가산기는 2개의 입력 값을 받아 XOR게이트와 AND게이트를 통해서 2개의 결과 값을 출력한다.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

  다운로드 장바구니
• 

  [A+]중앙대 아날로그및디지털회로설계실습 예비보고서9 4-bit Adder 회로 설계

  gate를 이용하여 간소화한 회로(E)위에서 구한 XOR gate를 사용해 간소화한 회로를 참고하여 만든 2-bit 전가산기 회로도 ... Karnaugh 맵을 이용한 간소화된 부울대수 식ABC000111100010010110ABC000111100001010111(C)에 대한 2-level AND-OR 로직 회로(D)위의 회로를 XOR

  리포트 | 3페이지 | 1,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  짝수 패리티 및 CRC 계산

  또한 자리 올림 및 내림이 무시되기 때문에 덧셈과 뺄셈의 결과가 동일하며, 논리연산 XOR의 결과와도 일치한다. ... 이를 설명하면 아래와 같이 해당 비트로 표시할 수 있다.x8 x5 x2 11 0 0 1 0 0 1 0 1(3) CRC 계산을 위해 나누기와 XOR 연산을 수행한다. ... 여기서 사용되는 연산은 XOR 연산과 동일한 모듈로-2(modulo-2) 연산임에 유의해야 한다.즉 0＋0 = 0, 0＋1 = 1, 1＋0 = 1, 1＋1 = 0으로 각각 계산한다.

  리포트 | 4페이지 | 4,500원 | 등록일 2023.10.08 | 수정일 2023.10.11

  다운로드 장바구니
• 

  [건국대학교 논리회로 A+][2024 Ver] 2주차

  게이트 배치(그림 2)툴바 영역에서 AND툴을 선택 후 캔버스 영역에 AND게이트를 배치, OR툴을 선택 후 캔버스 영역에 OR게이트를 배치, XOR툴을 선택 후 캔버스 영역에 XOR게이트를 ... 값을 확인하고 진리표를 작성하였다.왜 이런 출력값이 나왔는지 탐구해본 결과 AND 게이트는 입력값이 모두 1일때만 1 출력, OR게이트는 입력값 중 하나라도 1이 있으면 1 출력, XOR게이트는

  리포트 | 8페이지 | 5,000원 | 등록일 2024.08.14

  다운로드 장바구니
• 

  논리회로실험 결과보고서 디코더 엔코더

  cw(0) = dw(0) xor dw(1) xor dw(2)cw(1) = dw(1) xor dw(2) xor dw(2)cw(2) = dw(0) xor dw(1) xor dw(3)2)

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  광운대학교 전기공학실험 실험3. 부울대수와 논리조합 결과레포트 [참고용]

  이때, XOR게이트의 진리표와 NAND게이트로 구성한 회로의 진리표를 비교해보면 NAND게이트로 구성한 회로가 올바르게 XOR게이트의 역할을 해내는 것을 볼 수 있다.(3) 예비보고서 ... 실험 결과(2) 예비보고서 1, 2항에 해당하는 회로를 구성하고 실험을 통해 진리표를 작성하라.그림 1 실험 2 NAND게이트만능기판 사진그림 2 NAND구성해당회로도표 1 -XOR ... 게이트ABF1이론값측정값오차*************1011000도표 2 -NAND 게이트ABF1이론값측정값오차00110011101011011000그림 3 측정결과분석: 위 실험은 XOR게이트를

  리포트 | 8페이지 | 1,500원 | 등록일 2024.01.01

  다운로드 장바구니
• 

  9. 4-bit Adder 회로 설계 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  gate)설계실습계획서에서 그린 XOR gate를 이용한 다단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. ... 수치를 포함하여 요약한다.이번 실험은 전가산기를 XOR gate로 이루어진 것과 Inverter, AND, OR gate로 이루어진 두가지 회로를 구성하여 진리표대로 작동하는 것을 ... 00110110010101011100111111실험영상에서는 Inveter와 AND, OR Gate를 이용한 전가산기를 구현하지 않아 표만 작성하였다.9-4-2 설계한 전가산기 회로의 구현(XOR

  리포트 | 4페이지 | 1,000원 | 등록일 2022.09.07

  다운로드 장바구니
• 

  6. 위상 제어 루프(PLL) 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  , ceramic disk1개커패시터 100nF, ceramic disk1개커패시터 1uF, ceramic disk2개Inverter 74HC041개IC UA741 Op amp3개XOR ... 일 때3.phi _{ 1}-phi _{ 2}=pi 일 때위의 결과들을 비교해보면V _{1},V _{2} 의 값이 low-high 로 다를 때V _{OUT}이 high 로 출력된다.XOR ... 생각하는단의 파형을 관찰하고 제시한다.VCO 출력단의 파형은 예비보고서5에서 처럼 펄스신호가 형성되어 관찰되었다.Vpulse 출력단의 파형은 0V ~ 5V 펄스신호가 관찰되었다.XOR

  리포트 | 11페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  논리회로설계실험 3주차 Adder 설계

  XOR Gate를 사용하면 sum은 XOR Gate에 B와 Cin을 입력으로 주고 다시한번 이 결과값을 A와 XOR Gate에 입력으로 주면 된다.Cout은 경우는 B와 Cin을 or ... 저번 과제였던 XNOR Gate를 수정하면 XOR Gate가 된다. ... -gate-level modeling과제에서 주어졌듯, AND, OR, NOT, XOR gate만을 사용 가능하다.

  리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  충북대 디지털시스템설계 결과보고서1

  , and, or를 이용한다. xor와 and는 2개의 입력을 가지므로 xor(출력, 입력 1, 입력 2), and(출력, 입력 1, 입력 2) 순으로 작성하며 or는 3개의 입력을 ... modelinginput은 A, B, Ci이고 output은 S, Co, 신호 사이의 연결인 wire는 s1, c1, c2, c3이다. primitive logic gate로는 xor ... output은 S, Co이나 Structural modeling과 달리 boolean equation으로 기술한다. boolean equation을 통해 S에 A와 B, Ci를 XOR

  리포트 | 3페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

  다운로드 장바구니