"up-counter" 검색결과 141-160 / 773건

• 

  시립대 전전설2 [7주차 결과] 레포트

  active-high 로드 버튼 : 버튼 SW4-bit counter 설계한 코드 설명clk, rst,up, en의 각각 변수 선언을 하였고clk이 posedge일떄와 rst negedge일떄 ... 다음의 특징을 가지는 4-bit counter를 설계하시오.CLK 은 1 Hz 입력출력 : LED 4개 (modulo-16 방식으로 동작)비동기 reset 기능Enable 신호(버스 ... Discussion (토론)첫실험에서는 up down의 기능 그리고 en load를 추가하여 4 bit counter를 작성을하였다.

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  [기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서

  15Ripple up counter using J-K flip flop- J-K flip flop를 toogle 상태로 만들어준다. ... (J=K=1)- 하강 에지에서 트리거를 갖는다. 즉, 하강 에지에서 변화한다.Ripple down counter using J-K flip flop?Qd?Qc?Qb?Qa10진수? ... Up-Counter 0~7까지JK Flip-Flop 여기표3-bit Up-Counter3-bit Up-Counter 상태표1) 상태 다이어그램으로 나타냄2) 상태표를 작성3) 여기표를

  리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

  다운로드 장바구니
• 

  서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07_Post

  만약 counter가 1이지만 외부 clock이 0일 경우, counter를 다시 0으로 초기화 해줌으로써 One-shot Enable을 작동시킨다. ... Code외부 clock이 1이 될 경우 counter를 1로 올려주며, up 또한 1일 경우 output에 4’b0001을 더해준다. ... 또한 clock과 up이 동시에 눌려있을 경우, output이 4’b0001만큼 더해지며, load enable을 누를 경우 load값이 output값으로 들어간다.8-bit Up/

  리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니
• 

  전기전자기초실험 Flip-flop and Counter Design 결과레포트 (영어)

  , 4-bit bi-directional shift register, synchronous mod-10 counter circuit, and 4-bit Up/down reset counter ... Then up/down preset counter operated as up counter, preset value was going to be 0000. ... .▶ 4-bit Up/down preset counterFor up counting, we set the variable u_d=1 in the waveform of 4-bit up

  리포트 | 8페이지 | 1,000원 | 등록일 2017.12.01

  다운로드 장바구니
• 

  고려대 디지털시스템실험 (7주차 Sequential Circuit)

  Traffic Light (선택)up_down_counter의 output을 4 to 16 decoder 의 input으로 받아16개의 서로다른 (중복되지 않는) output을 얻을 ... D Flip-Flop2. JK Flip-Flop3. UP/DOWN Counter4. ... 동기식 UP/DOWN 카운터를 설계한다.2. 카운터를 이용한 Sequential Circuit을 설계한다.(선택)기본지식1.

  리포트 | 6페이지 | 1,000원 | 등록일 2018.10.14

  다운로드 장바구니
• 

  [예비레포트] Mod-n 카운터

  카운터 구성은 카운터 up/down 형태로 동기식과 비동기식의 구성이 가능하다. 4-bit counter state diagram위와 같이 4bit의 경우 2^4 개의 state를 ... 실험제목: Mod-n 카운터실험방법사용부품전원공급기, 디지털 멀티미터, 함수발생기, 오실로스코프Bread Board, 장비 probe저항, LEDIC : 7400, 7402, 7404 ... Decade, Decade CounterNE555 Timer실험방법JK Flip-Flop 을 이용하여 Mod-16 UP 카운터를 설계한다.

  리포트 | 8페이지 | 1,000원 | 등록일 2019.06.02

  다운로드 장바구니
• 

  4bit up counter

  결 과 보 고 서2주차4bit up Counter분반 :성명 :학번 :실험일:- 실험결과1. ... //클락과 클리어를 선언wire [3:0] qout;//qout 선언wire [7:0] seg_out;//seg_out 선언counter4 UUT( .clk(clk), .clr(clr ... 코드설명`timescale 1ns/100ps//시간의 단위를 각 1ns의 크기와 100ps 단위로 설정module counter4_tb;//모듈의 이름을 선언reg clk, clr;

  리포트 | 6페이지 | 1,000원 | 등록일 2015.03.13

  다운로드 장바구니
• 

  논리회로실험 - 제 7장 3비트 updown counter로 binary와 gray 코드로 설계 결과보고서

  머신은 클럭과 함께 동기 작동한다.4)3Bits up/down counter(Binary code & Gray code)(1)state table(2)state diagram5)Binary ... IntroductionVDHL의 순차 논리 회로 설계에서 Mealy machine과 Moor machine을 이해하고 이를 3비트 up/down counter로 binary와 gray ... -주어진 entity, 상태표 및 상태도 사용-완성된 Binary/gray counter를 KIT에서 구현한다.-reset을 설계한다.

  리포트 | 20페이지 | 1,000원 | 등록일 2014.08.15

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - Real-time clock, counter

  CounterImplement a M-digit base-N up/down counter. ... Use the button switch KEY0 to toggle the up/down behaviors of the counters, and KEY1 to reset the counter ... Can design using oscillator, register, and down-counter.2.

  리포트 | 8페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  두근두근 파이썬 9장 연습문제

  counters[value]+1print('주사위가 1인 경우는', counters[0])print('주사위가 2인 경우는', counters[1])print('주사위가 3인 경우는 ... ', counters[2])print('주사위가 4인 경우는', counters[3])print('주사위가 5인 경우는', counters[4])print('주사위가 6인 경우는', ... 굳이 안넣어도 돼요for i in range(20):x=random.randint(-200, 200)y=random.randint(-200, 200)color=random.choice

  리포트 | 10페이지 | 3,000원 | 등록일 2019.06.08 | 수정일 2019.09.11

  다운로드 장바구니
• 

  [기초전자회로실험2] "Asynchronous Counter / Design of Synchronous Counters" 예비보고서

  15Ripple up counter using J-K flip flop- J-K flip flop를 toogle 상태로 만들어준다. ... Design a synchronous counter with up to 16 states in any selected order② Construct and test the counter ... D flip-flop으로 Ripple 카운터를 만들 경우는 D입력과 Q_bar출력을 연결해 토글 상태가 됨을 이용한다.Ripple up/down counter using D flip

  리포트 | 7페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29

  다운로드 장바구니
• 

  Pre-supercapacitor의 조립 및 전기화학적 성능 측정

  ~+90도)을 나타낸다.4) 친환경적 재료로 구성되어있다.5) 위와 같은 특징은 콘덴서나 이차전지가 가지고 있지 않은 이점으로서 향후 무정전전원장치, 스마트 그리드의 고출력 보조전원 ... 전기화학적 성능측정① 제조된 전극을 일부분 잘라낸다.② 50ml 비커에 전해질 용액을 20ml정도 붓는다.③ Pt counter electrode를 꺼내어 DI-water로 닦는다.④ ... , crimping machine, 50ml비커, Pt counter electrode, Ag/AgCl reference electrode, DI water(2) Experimental

  리포트 | 6페이지 | 1,000원 | 등록일 2017.05.09

  다운로드 장바구니
• 

  영어/영문 자기소개서 (마케팅)

  counters give good attendance to the customer. ... Accordingly I’ll boost up the sales.Third, I’ll touch the customer’s sensitivity and emotion with my ... I’ll do my utmost to have an in-depth insight into the customer' needs and desire so I could help the

  자기소개서 | 1페이지 | 3,000원 | 등록일 2019.01.27

  다운로드 장바구니
• 

  시립대 전전설2 [8주차 결과] 레포트

  Discussion (토론)첫번째 실험은 7주차 실험의 첫번째 실험에서의 응용으로 4-bit counter를 이용하여 FND를 설계하는 것이었다. 4bit counter의 up down의 ... counter에 반복문 부분을 수정하여 쉽게 구현이 가능했다. ... 지난 실험 마지막 과제였던 4-bit counter의 출력 값을 FND와 FND Array에 표시하시오Parallel Load Data D~A: Bus Switch 1~4Count

  리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  Flip-flop and Counter Design

  preset counter.module ud_count(clk, up_down, p, out); // declare module&variableinputclk, u_d;inputp ... synchronous mod-10 counter.module mod_10(clk,clr,A,B,C,D); // declare module&variableinput clk, clr; ... ,D,DN);assign j=1; // assign j=1endmodule // end module⑤ Use verilog HDL code to express 4-bit up/down

  리포트 | 3페이지 | 1,500원 | 등록일 2012.11.27

  다운로드 장바구니
• 

  [예비레포트] Asynchronous Counter

  비동기식 카운터는 JK 플립플롭 또는 T 플립플롭을 사용하여 구성한다.카운터는 상향 카운터(up counter)와 하향 카운터(down counter)가 있다.(4비트 2진 상향 카운터 ... 이러한 이유로 비동기 카운터를 리플 카운터(ripple counter)라고도 한다. ... 카운터 계수를 증가하는 방향(up)으로 혹은 감소하는 방향(down)으로 만들 수 있다.카운터의 계수를 증가하는 방향에서 감소하는 방향으로 바꾸거나 혹은 그 역으로 바꾸는 두가지의

  리포트 | 5페이지 | 1,000원 | 등록일 2019.04.18

  다운로드 장바구니
• 

  시립대 전전설2 [7주차 예비] 레포트

  active-high 로드 버튼 : 버튼 SW4-bit counter 설계한 코드 설명module counter(clk,rst,cnt); // 변수들을 선언하는 과정input clk ... 다음의 특징을 가지는 4-bit counter를 설계하시오.CLK 은 1 Hz 입력출력 : LED 4개 (modulo-16 방식으로 동작)비동기 reset 기능Enable 신호(버스 ... SW) : en=1 이면 계수기 동작, en=0이면 멈춤mode 신호(버스 SW) : mode=1 : up, mode=0 : download 기능 : 입력 4비트 : 버스 SW,

  리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  counter 회로의 비동기식 counter와 디코더, 7-segment의 동작원리에 대해 이해하고 실험을 통해 확인한다

  , 인두기4.실험 절차 및 결과counter 회로:10진 카운터up-counter:0~97-segment를 이용하여 숫자로 확인할 수 있도록 제작JK플립플롭과 NAND 게이트를 이용한 ... 회로의 비동기식 counter와 디코더, 7-segment의 동작원리에 대해 이해하고 실험을 통해 확인한다.2.실험 배경 이론counter 회로-입력되는 펄스의 수를 세는 장치-플립플롭을 ... 연속적으로 연결하여 구성플립플롭의 연결숫자에 의해 count 개수가 결정counter의 종류-비동기식 카운터(asymchromous counter)첫 번째 플립플롭의 CP(clock

  리포트 | 6페이지 | 1,000원 | 등록일 2018.11.02 | 수정일 2020.01.22

  다운로드 장바구니
• 

  verilog 44multi 보고서

  N bit counter 는 0에서 2^n-1 까지 counting 을 할 수 있다.Add-and Shift Multiplier 우리가 손으로 하는 곱셈은 부분합을 왼쪽으로 밀어 나온값들을 ... (clk,rst,up,cnting,K);input clk; //클락input rst; //리셋input up; //라이징에지에 1이면 카운팅+1output[1:0] cnting; / ... 따라서 제어기와 카우터를 분리해 주는 것이 bit를 절약할 수 있는 방법이다. 100(n)을 셀 수 있는 counter는 7bit만 있으면 된다.

  리포트 | 10페이지 | 1,000원 | 등록일 2018.12.27

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습6 [예비레포트]

  up counter Test Bench_24-bit up counter를 Simulation한 결과는 아래 그림 8과 같다.그림 SEQ 그림 \* ARABIC 8 4-bit up counter ... 그림5와 같다.그림 SEQ 그림 \* ARABIC 5 4-bit up counter _ Verilog code4-bit up counter를 Simulation 하기 위한 TestBench ... code는 아래 그림 6,7 과 같다.그림 SEQ 그림 \* ARABIC 6 4-bit up counter Test Bench_1그림 SEQ 그림 \* ARABIC 7 4-bit

  리포트 | 9페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니