"PSPICE 회로도" 검색결과 161-180 / 1,731건

• 

  실험 02_정류회로 결과보고서

  반파 정류기의 출력에 커패시터를 달아서 리플을 줄이고, 피크를 검출하는 피크 정류회로도 실험하였다. ... 않았으므로 예비 보고서에 작성한 것과, PSpice를이용한 결과로 작성함.실험회로 3 PSpice 회로실험회로 3 시뮬레이션1실험회로 3([그림 2-16])에서,v_{ s}에 피크값이 ... 3 PSpice 회로100일 때1k일 때10k일 때100k일 때[표 2-2]4 [그림 2-25]의 파형으로부터 출력V _{o}의 리플 값과 평균값을 구하여 [표 2-2]에 기록하시오

  리포트 | 9페이지 | 1,500원 | 등록일 2023.01.31

  다운로드 장바구니
• 

  (A+)중앙대학교 전자회로설계실습 6 Common Emitter Amplifier 설계 예비보고서

  입력전압이 낮아지므로 overall voltage gain은 작아지나 amplifier gain은 변하지 않는다. (2차 설계 완료) 모든 node의 전압과 branch의 전류가 나타난 회로도와 ... 입력신호의 크기를 줄이기 위하여 υin 단자와 접지 사이에 50 Ω보다 작은 저항 Ri를 연결한 회로에 대하여 max min가 95%이상이 되도록 저항을 PSPICE로 구한다. ... 이때의 출력파형을 PSPICE로 Simulation하여 제출하라.

  리포트 | 10페이지 | 1,000원 | 등록일 2022.03.02

  다운로드 장바구니
• 

  [분반 1등], [A+], 중앙대학교 전자회로설계실습 3. Voltage Regulator 설계 예비보고서

  (B) PSPICE: 위에서 구한 값을 사용하여 PSPICE로 회로를 그리고 분석하여 부하에 걸리는 파형을 제출한다. 0 V, Vp, Vr을 표시해야 한다.위의 회로도의 시뮬레이션 ... over {(10 times10 ^{3} ) TIMES (5 TIMES 10 ^{3} ) TIMES C} ` LEQ `0.9∴C` GEQ 0.098uF위의 그림은 조건에 따라 설계한 회로도이다 ... 전자회로 설계 및 실습 예비보고서설계실습 3. Voltage Regulator 설계설계실습 3. Voltage Regulator 설계1.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.09.25 | 수정일 2022.09.30

  다운로드 장바구니
• 

  [A+][중앙대학교 전자회로설계실습] 실습2 Op Amp의 특성측정 방법 및 Integrator 설계 예비보고서

  Voltage 측정방법 설계(A) 이상적인 Op Amp를 사용하여 100 Hz에서 Gain이 100 (V/V), 1000 (V/V)인 Inverting Amplifier를 설계하고 회로도를 ... 1} (t)dt} ⇒4=-0- {1} over {530 TIMES C} int _{0} ^{0.5ms} {2dt} 이므로 C=472nF이다. 470nF 커패시터를 사용하여 설계한 회로도와 ... PSPICE 출력파형은 위와 같다.

  리포트 | 7페이지 | 1,000원 | 등록일 2022.03.17 | 수정일 2022.04.20

  다운로드 장바구니
• 

  9. 피드백 증폭기 (Feedback Amplifier) 예비보고서 - [전자회로설계실습 A+ 인증]

  설계그림 2 Series-Series 피드백 회로도(A) 그림 2 회로를 simulation하기 위한 PSpice schematic을 그린다. ... 설계실습 계획서3.1 Series-Shunt 피드백 회로 설계그림 1 Series-Shunt 피드백 회로도(A) 그림 1 회로를 simulation하기 위한 PSpice schematic을 ... (RVariable=167 Ω 으로 설정)(B) 단계 3.2(a)에서 그린 PSpice schematic에서 입력저항을 10kΩ으로 변경한다.

  리포트 | 6페이지 | 1,000원 | 등록일 2022.05.12 | 수정일 2023.01.03

  다운로드 장바구니
• 

  [A+] 중앙대학교 전기회로 설계실습 예비보고서 10. RLC 회로의 과도응답 및 정상상태응답

  PSpice를 활용해서 [그림 1]과 같은 회로도를 설계하였고, [그림 2]가 R, L, C에 걸리는 전압 파형 그래프이다. ... 3.2 위의 회로에서 입력이 사각파(0 to 1 V, 1 ㎑, duty cycle = 50 %)인 경우 입력을 기준으로 R, L, C에 걸리는 전압파형을 시뮬레이션 하여 제출하라.

  리포트 | 9페이지 | 1,000원 | 등록일 2023.02.06

  다운로드 장바구니
• 

  소오스 팔로워와 공통 게이트 증폭기

  [그림 10-6]은 PSpice 모의실험을 위한 소오스 팔로워의 회로도이다. ... 실험회로 및 Pspice 시뮬레이션- 실험회로 1[그림 10-9]는 입력에 DC 바이어스 전압V _{GG}와 소신호 전압v _{sig}가 인가된 소오스 팔로워 회로이다. ... 각 단자들의 전압을 바탕으로 MOSFET이 포화 영역에서 동작하는지 확인하시오.실험회로 1PSpice 모델링PSpice를 사용하여 전압 그래프- 위의 그림과 같이 Vsig에 6V,

  리포트 | 16페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  전자회로설계실습 4 예비보고서 MOSFET 소자 특성 측정

  구성 및 시뮬레이션 (OrCAD PSPICE)(A) OrCAD를 이용하여 그림 1의 회로도를 설계하여라.(2N7000/FAI 이용, VG와 MOSFET 게이트 연결 시 점퍼 와이어 ... 구할 수 있다.k _{n} =223`mA/V ^{2}이다.g _{m`} =k ( LSUB {n}V _{GS} -V _{t} )=223(0.6)=133.8`A/V3.2MOSFET 회로도 ... 대신 1KΩ 이하 저항 사용 가능)(B) PSPICE를 이용하여 iD-vGS특성곡선을 시뮬레이션 하여라.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.03.29 | 수정일 2022.03.31

  다운로드 장바구니
• 

  [합격인증] LG전자 합격 자기소개서 + 면접질문

  실험 전 예비레포트 작성을 통해 ‘PSpice’로 회로도를 검증하고, 멀티 미터, 오실로스코프와 같은 실험 장비를 활용하여 전기적 특성을 분석했습니다. ... 전자공학도로서 ‘회로이론’, ‘전자회로’와 같은 전공 기초를 다졌습니다. 또한, 실험 수업을 수강하며 이론으로 배운 회로를 브레드보드에 구성하며 이해했습니다. ... ‘편리한 전장 부품 설계’라는 목표를 가지고 다음과 같은 전문성을 쌓았습니다.첫째, 회로도 해석 역량을 길렀습니다.

  자기소개서 | 3페이지 | 3,000원 | 등록일 2024.01.05

  다운로드 장바구니
• 

  전자회로실험 19장 공통 이미터 증폭기 설계 레포트

  시뮬레이션을 돌려보았다.Vsig에 f=1KHz, C1=C2=15uF을 사용하였다.실제 실험 결과위의 회로도를 브레드보드에 구현하였다.실험실에 있는 소자에 알맞게 소자의 수치를 Pspice ... 1.7 48.82 kΩ 이다.Zi = R1 || R2 || βre = 130 kΩ || 27 kΩ || 100(26kΩ) = 2.3 kΩZo = RC = 4.1kΩ위의 값을 기반으로 pspice ... 입력전압이 증폭되어 출력전압에 찍히면 조금이라도 떠야 하지만 증폭을 해도 너무 작아서 출력전압도 측정이 되지 않았다.결과보고서 전자회로설계및실험2 실험일:

  리포트 | 5페이지 | 1,000원 | 등록일 2022.12.29

  다운로드 장바구니
• 

  중앙대학교 전자회로설계실습 6 Common Emitter Amplifier 설계 예비보고서 (A+)

  모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. ... 위 회로와 같이 emitter저항을 사용한 Common Emitter Amplifier에서 Rsig = 50 Ω, RL = 5 ㏀, VCC = 12 V인 경우, β=100인 BJT를 ... (G) 모든 커패시터의 용량을 10 uF으로 하고 지금까지 구한 저항 값을 사용한 CE증폭기에 100 kHz, 20 mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로

  리포트 | 6페이지 | 1,000원 | 등록일 2021.12.06

  다운로드 장바구니
• 

  [A+] 중앙대 전자회로설계실습 7. Common Emitter Amplifier의 주파수 특성 (예비보고서)

  모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. ... PSPICE로 Simulation하여 제출하라. ... (A) 이전 실험의 2차 설계 결과회로(Ri 추가)에 대하여 모든 커패시터의 용량을 10 uF으로 하고 CE증폭기에 100 kHz, 20 mVpp 사인파를 입력하였을 때의 출력파형을

  리포트 | 10페이지 | 1,500원 | 등록일 2022.03.21

  다운로드 장바구니
• 

  [중앙대전자회로설계실습]_A+_예비보고서9_피드백 증폭기 (Feedback Amplifier)

  설계실습 계획서 3.1 Series-Shunt 피드백 회로 설계그림 1 Series-Shunt 피드백 회로도(A) 그림 1 회로를 simulation 하기 위한 PSpice schematic을 ... 그린다< 중 략 >3.2 Series-Series 피드백 회로 설계(A) 그림 2 회로를 simulation하기 위한 PSpice schematic을 그린다.

  리포트 | 11페이지 | 1,000원 | 등록일 2022.03.07

  다운로드 장바구니
• 

  전자회로설계실습 9 예비보고서 피드백 증폭기(Feedback Amplifier)

  Series-Series 피드백 회로도(A) 그림 2 회로를 simulation 하기 위한 PSpcie schematic을 그린다. ... 설계실습 계획서3.1 Series-Shunt 피드백 회로 설계(A) 그림 1 회로를 simulation 하기 위한 PSpice schematic을 그린다. ... Series-Shunt 피드백 회로도위 식에서`V _{I} `는`V _{S} `와 같기 때문에{V _{O}} over {V _{S}} `=`1`+` {R _{1}} over {R _

  리포트 | 7페이지 | 1,000원 | 등록일 2022.03.29 | 수정일 2022.03.31

  다운로드 장바구니
• 

  10. Oscillator 설계 예비보고서 - [전자회로설계실습 A+ 인증]

  사용한 수식 및 수치를 자세히 적어서 제출한다.그림 3.1 Oscillator (신호발생기) 회로도(B) PSPICE를 이용하여 위에서 설계한 oscillator의  ,  , ...      0.5msec가 되도록 아래 그림 3.1의 신호발생기를 OrCAD를 이용하여 설계하고 설계도를 제출하라. ... 목적 : OP-Amp를 이용한 Oscillator (신호발생기)를 설계 및 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화에 따른

  리포트 | 5페이지 | 1,000원 | 등록일 2022.05.19 | 수정일 2023.01.03

  다운로드 장바구니
• 

  중앙대 전자회로설계실습 (예비) 9. 피드백 증폭기 (Feedback Amplifier) A+

  설계실습 계획서3.1 Series-Shunt 피드백 회로 설계그림 1 Series-Shunt 피드백 회로도(A) 그림 1 회로를 simulation하기 위한 PSpice schematic을 ... 설계그림 2 Series-Shunt 피드백 회로도(A) 그림 2 회로를 simulation하기 위한 PSpice schematic을 그린다. ... (B) 단계 3.2(a)에서 그린 PSpice schematic에서 입력저항을 10kΩ으로 변경한다.

  리포트 | 9페이지 | 2,500원 (10%↓) 2250원 | 등록일 2022.04.09

  다운로드 장바구니
• 

  [분반 1등], [A+], 중앙대학교 전자회로설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계 예비보고서

  (Offset Voltage은 PSPICE상에서 모델링 되어있지 않기 때문에 20 mV 의 DC전압으로 설정)위의 그림은 (D)의 회로도이다.위의 회로의 결과 파형이다.cursor ... 출력전압v _{o} (t)가 4 Vpp 의 삼각파로 나오게 하는 C = 471.4nF 이다.위의 그림은 PSPICE를 이용하여 설계한 회로도이다.위의 그림에서 빨간색 그래프는 입력 ... Voltage 측정방법 설계(A) 이상적인 Op Amp를 사용하여 100 Hz에서 Gain이 100 (V/V), 1000(V/V)인 Inverting Amplifier를 설계하고 회로도를

  리포트 | 11페이지 | 1,000원 | 등록일 2022.09.25 | 수정일 2022.09.30

  다운로드 장바구니
• 

  [기초전자실험 with pspice] 19 RLC 공진회로 예비보고서 <작성자 학점 A+>

  RLC 병렬회로도 대역통과필터로 사용 가능하다. ... 시뮬레이션결과 예측Pspice 시뮬레이션에 따르면, 실험1의 RLC 직렬회로의 공진주파수 은 5.04KHz가 될 것이다. ... [KHz]일 때 위상이 앞선 파형은 일 것이다.실험2의 경우 pspice 시뮬레이션에 따르면 이 회로의 공진주파수 은 2.32KHz가 될 것이다.RLC 병렬회로가 공진할 때 는 최소가

  리포트 | 6페이지 | 2,500원 | 등록일 2023.01.28

  다운로드 장바구니
• 

  [기초전자실험 with pspice] 17 RC 및 RL 직렬회로 예비보고서 <작성자 학점 A+>

  과 간에는 90의 위상차가 있으므로 페이저도를 이용하여 다룬다. ... 예측Pspice 시뮬레이션에서 약 8.3 us = 90의 위상차가 나온 것과 같이, 실험1에서 RC 직렬회로의 위상차가 이론값90와 유사할 것이다. ... 과 간에는 90의 위상차가 있으므로 페이저도를 이용하여 다룬다.교류전원 V1은 두 벡터 과 의 합이므로 왼쪽 그림과 같이 나타낼 수 있다.

  리포트 | 6페이지 | 1,500원 | 등록일 2023.01.28

  다운로드 장바구니
• 

  [A+]설계실습7 Common Emitter Amplifier의 주파수 특성 예비보고서

  모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. ... PSPICE로 Simulation하여 제출하라. ... (A) 이전 실험의 2차 설계 결과회로(Ri 추가)에 대하여 모든 커패시터의 용량을 10 uF으로 하고 CE증폭기에 100 kHz, 20 mVpp 사인파를 입력하였을 때의 출력파형을

  리포트 | 17페이지 | 1,000원 | 등록일 2022.03.02

  다운로드 장바구니