"가감산기 보고서" 검색결과 1-20 / 21건

• 

  기초전자설계및실험 예비보고서 - OP Amp를 활용한 가감산기와 미적분기

  실험 제목: OP Amp를 활용한 가감산기와 미적분기조: 이름: 학번:실험에 관련된 이론1. ... 감산기1.V0=a*V1-b*V2 조건을 만족하는 감산기를 구성하고 출력을 확인한다.2.실험 전 예비보고서 작성할 때 OP Amp의 폐회로 피드백 회로를 이용한 감산기에 대한 이론을 ... 6vuA741 OP Amp 칩2) 설계문제 2 : Non-Inverting 증폭기V0=a*V1 조건을 만족하는 Non-Inverting 증폭기를 구성하고 출력을 확인한다.실험 전 예비보고서

  리포트 | 5페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

  다운로드 장바구니
• 

  BCD to EX-3 가감산기 설계 보고서

  BCD TO EX-3 설계 보고서1. ... LED의 허용전류는 20mA에서 30mA 정도이나 20mA에서도 밝은 불빛을 내므로 사용에 따라 조금 전류 값을 줄여도 됩니다.)블록도 설명:가감산 결정 스위치가 감산을 할지 가산을

  리포트 | 11페이지 | 1,000원 | 등록일 2011.05.25

  다운로드 장바구니
• 

  논리회로실험 병렬 가산기 설계

  논리회로설계 실험 예비보고서 #3실험 3. 병렬 가산기 설계1. ... 따라서 가감산기에는 1bit마다 XOR게이트가 하나가 더 많다. 기능적인 차이점으로는 병렬 가산기는 덧셈만 가능하지만 병렬 가감산기는 덧셈과 뺄셈이 둘 다 수행가능한 점이다. ... 구조를 자세히 보면 전가산기 8개가 쓰였다는 것을 알 수 있다.(4) 병렬 가감산기의 논리회로와 작동원리병렬 가감산기는 8개의 전가산기와 각 입력마다 XOR게이트가 달려있다. sign의

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  A+받은 TTL 7483을 이용한 4자리 가감산기

  기초전자공학실험1 보고서실험5.

  리포트 | 1페이지 | 1,000원 | 등록일 2019.09.06

  다운로드 장바구니
• 

  A+ / 디지털시스템설계 가/감산기 실험보고서

  디지털시스템설계 실험 보고서가/감산기 회로1. ... XOR 게이트의 특성을 이용하여 두 회로를 하나로 합쳐서 반가감산기 회로 구성2) 프로그래머블 전 가감산기 (FAS: full adder and subtracter)3) 병렬 가/감산기1

  리포트 | 8페이지 | 2,000원 | 등록일 2023.08.15

  다운로드 장바구니
• 

  6장 가산기와 ALU 그리고 조합논리회로 응용 결과

  6장, 가산기와 ALU 조합논리회로 응용 결과보고서◈ 실험 결과 및 검토나. ... 6-11의 회로를 구성한 후 동작을 확인하여 아래의 진리표를 완성하고 설명하라.☞ 브레드보드에 회로를 구성한 모습 (입력은 스위치로, 출력은 LED로 구성)※ 4비트 2진 병렬 가감산기 ... 74x83은 두 개의 4비트 입력을 받아 출력으로 가감산한 결과를 내보내는데, 스위치 역할을 하는 C0가 GND에 연결되면 가산을 하게 되고, Vcc에 연결되면 2의 보수를 이용한

  리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  대입 자기소개서(이공계)

  예전에 저 혼자 만들어 보았던 가감산기의 구성요소인 AND, NOT, OR, XOR게이트의 작동 원리 연구를 주제로 삼았습니다. ... 이 실험에 대한 이해를 돕기 위해 직접그린 설계도와 회로사진을 배비하고 입력값이 0, 1일 때를 나누어 설명하는 등 보고서 작성에도 심혈을 기울였습니다. ... 교과서에는 없는 여러 분포들을 정리하여 발표하기도 했는데 선생님께서 수학적 탐구정신을 공유하는 발표라며 칭찬을 해주셨고 이를 계기로 규칙성과 정확성 등 수학의 매력을 느낄 수 있었습니다

  자기소개서 | 4페이지 | 3,000원 | 등록일 2020.06.24

  다운로드 장바구니
• 

  컴퓨터 구조 계산기_quartus 설계_2024

  필요한 외부 입력(switch)의 경우 SA[4bit], SB[4bit], SIR[1bit], START[1bit]이 있다.ALU를 통해 add, subtract 연산을 수행하는 가감산기를 ... FILE에 넣어주면 모든 핀이 파일로 들어가진다.이후 각 핀의 값을 설정해주고(start 신호는 처음부터 주지 말고 조금 시간을 두고 계산기를 작동시키고 싶을 때 주면 된다.이 보고서에서는

  리포트 | 17페이지 | 2,000원 | 등록일 2024.06.07

  다운로드 장바구니
• 

  아주대학교 전자회로실험/전회실/ 실험1 부궤환회로 예비보고서

  1번 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 1. 부궤환 회로1. 실험 목적본 실험에서는 부궤환 연산증폭기를 다룬다. ... 연산증폭기는 광범위하게 가감산, 적분과 같은 연산기능을 수행할 수 있다. ... _{F}=R _{1}=R _{2} 일 때,V _{out} =-(V _{1} +V _{2} )전압이득이득 = (1+R _{F}/R _{R})가산기로 이용된 연산증폭기와 간단한 원리가산기

  리포트 | 8페이지 | 1,000원 | 등록일 2021.08.16

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 3번 실험 예비보고서

  2주차 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 3. 가산기 & 감산기1. ... OPLUS B _{i},B _{o} = {bar{A}} B+ {bar{(A OPLUS B)}} B _{i}로 기술 할 수 있다.Parallel Adder/Substractor (병렬 가감산기

  리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  가산기, 감산기 실험 결과보고서

  7장 가산기, 감산기(결과 보고서)1.실험목적- 가산?

  리포트 | 3페이지 | 1,000원 | 등록일 2016.06.30

  다운로드 장바구니
• 

  4자리 2진수 가산기, 감산기 설계결과보고서

  결과 보고서(4자리 2진수 가산기, 감산기)과 목하이브리드 설계교 수 님이영훈 교수님조10조이 름박상웅, 허성원학 번20080811, 20080853제 출 일13. 05. 16.목 ... 전체 설계7487을 이용한 가감산기7487과 Full adder을 이용하여 ORCAD로 설계한 회로이다.BCD가산기 회로8421을 이용하여 가산기를 제작한 회로이다.ORCAD를 이용하여 ... BCD가산기를 제작한 회로이다.7.

  리포트 | 8페이지 | 3,000원 | 등록일 2013.07.01

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험1 예비레포트] 보수를 이용한 감산과 병렬 가감산기

  컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:보수를 이용한 감산과 병렬 가감산기 (예비)실험일자:제출일자:예비보고서제목 및 목적제목보수를 이용한 감산과 병렬 가감산기(2진 가감산기 ... (이때 부호는 “-“이다.)병렬 가감산기는 가산과 감산의 연산을 하나의 회로로 결합한 2진 가감산기라고도 하며, 이것은 각 전가산기에 exclusive-OR 게이트를 포함시킨 형태로 ... 이를 이용한 2진 병렬 가감산기와 BCD 병렬 가산기의 회로를 설계하여 실험한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2015.03.16

  다운로드 장바구니
• 

  4비트 전감가산기 설계결과보고서

  설계2 결과보고서 2009069160 김기훈1. 간단한 이론 분석1) 4비트 전가산기 설계- 이진수의 한자리수을 연산하고, 하위의 자리올림수 입력을 포함하여 출력한다. ... 이용하여 전감가산기(4-bit adder_subtractor)의 설계를 하는 것이었다. 1학기때 디지털 공학시간에 해서인지 기억이 가물가물해서 다시 책을 찾아 공부하니 1학기때보다는 가감산기에 ... 100110000101010101010010111(-)10111011011000(+)110011000110111011000011101110111001111111111110※본 진리표는 예비보고서에서

  리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

  다운로드 장바구니
• 

  결과보고서 // 7.2의보수와 4비트 가감산기 8.플립플롭과 시프트레지스터

  결론 및 고찰이번 실험에서는 저번실험에서 구현했던 3bit 전가산기에서 더 나아가 감산까지 가능하도록 설계하는것이 목적이었다.우리조는 이번실험에서 너무 급하게 진행하느라 가산기를 1bit씩 테스트해보지 않고 한꺼번에 구성했던탓에 어누부분에선가 잘못 연결된 부분이 있었는..

  리포트 | 7페이지 | 1,000원 | 등록일 2010.11.17 | 수정일 2018.09.10

  다운로드 장바구니
• 

  논리회로 자판기 제작 최종 보고서

  결과 보고서2차 설계Index설계 목적 논리 회로도 - 최종 회로도. - 수정 및 보안 사항. ... 차감용 감가산기(총 3개)를 따로 사용함.한 개의 가산기로 모든 계산을 수행가능 하도록 제작.동전 투입 스위치로만 CLOCK PULSE 발생시킴.CLOCK PULSE를 지연시키기 ... (구현하지 못함)FULL ADDER 및 논리소자를이용하여 투입금액 및 사용금액을 가감하고 이를 7-SEGMENT 에 표시함.수정 및 보완사항.100원 투입용, 500원 투입용, 600원

  리포트 | 10페이지 | 1,500원 | 등록일 2012.02.29

  다운로드 장바구니
• 

  예비보고서 // 2의보수와 4비트 가감산기, 플립플롭과 시프트레지스터

  1. 실험목적2의 보수에 대한 이해를 바탕으로 binary 4-bit 가 감산기를 이해한다binary 4-bit 가감산기를 구성하고 동작을 파악한다2. 실험이론논리회로에서 음수를 표현하는 세가지 방법 -> 부호절대값/ 1의 보수/ 2의 보수 가장쉽게 생각할 수 있는 ..

  리포트 | 14페이지 | 1,000원 | 등록일 2010.11.16 | 수정일 2018.09.10

  다운로드 장바구니
• 

  컴퓨터 시스템 구조 4장 연습문제

  컴퓨터 시스템 구조 보고서 : 3장 연습문제 풀이컴퓨터 시스템 구조제목 : 2장, 3장 연습문제 풀이4.1. ... 그림 4-7의 가감산기 회로가 다음과 같이 입력모드 M, 데이터 입력 A와 B에 대한 값을가지고 있다. 각 경우에 대하여 출력값(및)을 구하여라. ... 0111 0110b. 0 1000 1001c. 1 1100 1000d. 1 0101 1010e. 1 0000 0001----------------------------※ 그림 4-7의 가감산기

  리포트 | 6페이지 | 1,000원 | 등록일 2008.10.10

  다운로드 장바구니
• 

  실험 제목 : 기본연산회로

  결과 보고서실험 제목 : 기본연산회로1. 반가산기표 3-5 반가산기ABSC*************1012. ... 실험 고찰이번 실험은 XOR게이트를 사용하여 가산기 회로를 만들고, 반가산기와 전가산기 및 4비트 2진 가감산기의 입력에 대한 출력을 알아봄으로서 회로의 이해를 돕는 실험이었다.첫 ... 전가산기표 3-6 전가산기AnBnCn-1SnCn00000001100101001101100101010111001111113. 4비트 2진 가감산기표 3-8CoA4 A3 A2 A1B4

  리포트 | 3페이지 | 1,000원 | 등록일 2008.01.03

  다운로드 장바구니
• 

  [정보통신실기] 4bit 가감산기

  예비보고서4bit- 2진 가감산기덧셈 연산은 4개의 연산, 즉 0+0=1,0+1=1,1+0=0,1+1=10이 가능하다.

  리포트 | 5페이지 | 1,000원 | 등록일 2004.05.12

  다운로드 장바구니