"게이트 지연" 검색결과 1-20 / 1,394건

• 

  [A+]다음 조합논리 회로에서 Critical Path를 정의하고 동작 주파수를 구하시오.(단, 각 논리 게이트 전파지연(Propagation Delay)은 NOT 게이트는 2ns, 2-input AND 게이트는 10ns, 2-input OR 게이트는 12ns, 2-input XOR 게이트는 20ns 라고 가정한다.

  [전자 계산기 구조]다음 조합논리 회로에서 Critical Path를 정의하고,(50점) 동작 주파수를 구하시오.(50점) (총합 100점)(단, 각 논리 게이트 전파지연(Propagation ... Delay)은NOT 게이트는 2ns, 2-inputAND 게이트는 10ns, 2-inputOR 게이트는 12ns, 2-inputXOR 게이트는 20ns 라고 가정한다. ... 배선에 의한 지연은 포함하지 않는다.)(참고사함) 조합회로의 Critical Path는 회로의 전파지연(Propagation Delay)가 가장 긴 경로를 말한다.

  리포트 | 2페이지 | 1,500원 | 등록일 2020.07.08

  다운로드 장바구니
• 

  [전자계산기구조 과제]3개의 입력을 가지며 2개 이상의 입력이 High 레벨인 경우 출력이 High 레벨이 될 때 전파지연을 가지는 2입력 논리식을 표현하고 논리회로를 도식하시오

  거치면서 5ns 만큼 지연되고 OR 게이트를 지나면서 5ns만큼 지연되는 동안 맨 아래 BC입력 AND게이트를 통과한 값은 미리 OR 게이트에 도착한다. ... 따라서 아주 잠깐(5ns)동안 출력단에 헤저드 값이 마지막 OR게이트의 입력에 들어가게 된다. 그리고 마지막 OR 게이트를 통과할 때 5ns만큼 지연되는 형식을 갖는다. ... 예를 들어 인버터에 대한 입출력 파형을 살펴보면, 다음과 같이 설명할 수 있다.이런 방식으로 예를 들어 위 2입력 논리회로에서 게이트마다 5ns만큼 지연된다고 가정하면, AND 게이트를

  리포트 | 3페이지 | 2,500원 | 등록일 2020.05.18

  다운로드 장바구니
• 

  4주차 결과 - 논리 게이트 및 부울 함수의 구현

  ⇒ B=open 상태는 B에 무엇을 입력시켜도 받지 않은 것과 동일하다.(4) 에서 inverter의 지연시간이 2ns라면 A에서 Y까지의 지연시간은 얼마인가? ... ⇒ 총 3번의 inverter를 지나므로 지연시간은 6ns라고 생각됩니다.(5) AND, NOT로 모든 논리회로를 구성할 수 있는가 답하고 그 이유를 논하라.⇒ 구성할 수 있다. ... (NAND는 AND 게이트에 NOT 게이트만 붙이면 되므로 생략, NOR 게이트도 OR 게이트에 NOT 게이트만 붙이면 되므로 생략하여 OR, XOR 게이트만 확인)ORXOR고찰이번

  리포트 | 8페이지 | 1,500원 | 등록일 2020.10.01

  다운로드 장바구니
• 

  디지털공학 8장 조합회로설계와 시뮬레이션 연습문제풀이

  리포트 | 4페이지 | 2,500원 | 등록일 2023.07.15

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그및디지털회로설계실습 7차 예비보고서

  ’ 발췌는 Inverter(NOT 게이트)의 전파 지연 시간을 나타낸다. ... 이 전파 지연 시간이 게이트의 입출력 시간 딜레이가 된다.전파 지연 시간은 두 가지가 있다.- tPLH(propagation delay time from low to high) : ... 전파 지연 시간 tPLH와 tPHL은 와 같이 입력신호가 50%의 레벨을 가지는 시점부터 출력이 50%가 될 때까지의 시간을 측정한다.여러 개의 게이트를 통과할수록 전체 지연시간은

  리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

  다운로드 장바구니
• 

  광운대학교 전기공학실험 실험1. 기본 논리게이트 결과레포트 [참고용]

  게이트 입출력 파형을 비교해보면 게이트 동작이 원활하다. 1나노 초(ns) 정도로 지연시간도 비슷하다. ... 반면, 전달지연시간을 이용하여 지연출력 게이트를 구성하여 활용할 수도 있다.직류전원 장치를 제거하고 함수발생기를 통해 전원을 공급하여 했으나 0V의 측정값을 확인했다. ... - 값 지연(전달)시간분석: 7404게이트(실험9)와 비교분석하면, 출력 파형의 상승시간은 대폭 상승했다 반면 하강시간은 대폭 감소했다(ns단위에서 봤을 때).

  리포트 | 12페이지 | 1,500원 | 등록일 2023.12.29 | 수정일 2024.01.06

  다운로드 장바구니
• 

  7. 논리함수와 게이트 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

  이 전파 지연 시간이 게이트의 입출력 시간 딜레이가 된다.전파 지연 시간에는 아래와 같이 두 가지가 있다.​- tPLH(propagation delay time from low to ... 게이트를 통과할수록 전체 지연시간은 점점 더 길어지므로 논리회로 설계 시에는 이 점을 고려해야 한다. ... (B) AND 게이트와 OR 게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.전파 지연

  리포트 | 11페이지 | 1,000원 | 등록일 2022.10.02 | 수정일 2023.01.03

  다운로드 장바구니
• 

  [A+] 중앙대 아날로그 및 디지털회로 설계실습7 논리함수와 게이트 예비보고서

  입력 신호가 가해지고 게이트의 종류에 따른 논리 연산 결과가 게이트의 출력으로 나올 때까지는 약간의 시간이 걸리는데, 이 시간 딜레이를 전파 지연 시간 이라고 한다. ... 입력이 High(1)에서 Low(0)로 변할 때의 전파 지연 시간을 , Low(0)에서 High(1)로 변할 때의 전파 지연 시간을 라고 한다.오실로스코프를 통해 입력이 50% 되는 ... A입력 B출력 X001010100110NOR 게이트입력출력입력 A입력 B출력 X000011101110XOR 게이트입력출력입력 A입력 B출력 X001010100111XNOR 게이트(

  리포트 | 5페이지 | 1,000원 | 등록일 2021.09.06

  다운로드 장바구니
• 

  2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비7 논리함수와 게이트

  게이트에 입력 신호가 가해진 후 논리연산 결과가 게이트의 출력으로 나올 때까지 아주 짧은 시간이 지연되는데 이 시간을 전파 지연시간이라고 한다. ... 조사하고 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.게이트에 입출력 시간 딜레이가 발생하는 이유는 전파 지연시간 때문이다. ... gate> XNOR 진리표(B) AND 게이트와 OR 게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해

  리포트 | 6페이지 | 1,500원 | 등록일 2020.09.05

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습 논리함수와게이트

  이 지연되는 시간을 전파지연시간이라고 한다. ... 설계실습 계획서1-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR ... 논리함수와 게이트분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 여러 종류의 게이트의 기능을 측정하여 실험적으로 이해한다.1.

  리포트 | 5페이지 | 1,000원 | 등록일 2021.12.15

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 3주차

  게이트 프리미티브 모델링이란 인스턴스 구문으로 게이트의 지연, 인스턴스 네임을 설정해 줄 수 있다. ... 배경 이론2) Gate Primitive modeling- 인스턴트 구문으로써 기본적인 게이트 지연은 3가지(상승지연, 하강지연, Turn-off 지연)로 볼수 있다.- 예시) 1bit ... 게이트의 지연에는 상승지연, 하강지연이 있으며 인스턴스 네임은 생략이 가능하다 행위수준 모델링이란 인간과 가장 가까운 추상적인 표현으로서 시스템이 내부적으로 어떠한 동작 특성을 가지고

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  컴퓨터 구조와 원리 3.0 3장 연습문제

  4.J-K 플립플롭은 두 입력이 모두 1이면 지연이 발생한다. ... 모든 게이트를 구성할 수 있는 NAND게이트와 NOR게이트를 (범용게이트)라고 한다.다음 게이트 조합과 동일한 출력을 하는 기본 게이트? ... AND게이트NAND게이트AND게이트다음 불 대수식을 AND게이트와 OR게이트로 구성하라.ABCD다음 논리회로의 불 대수식을 표현하라.

  시험자료 | 3페이지 | 1,000원 | 등록일 2023.12.23

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 예비보고서7

  “전파 지연 시간(Propagation delay)”가 존재한다. ... high to low) : 입력이 변환 직후, 출력이 high에서 low로 변할 때까지 시간이 delay를 가장 정확하게 측정하기 위해서, tPHL과 tPLH의 평균값을 구하면 전파지연시간이 ... 설계실습 계획서3.1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고 XNOR(Exclusive

  리포트 | 10페이지 | 1,500원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  Verilog를 이용한 고성능의 16비트 adder를 설계

  예를 들어 XOR 게이트의 경우 NAND 게이트로만 설계하였을 경우 3단을 거쳐 0.2*3=0.6의 지연이 발생하지만 기본적인 XOR 게이트를 De morgan 법칙을 사용하여 설계하면 ... 이때 기초 게이트에서 발생하는 지연시간은 연산 path에 따라 다소 길어질 수 있으나 logic level이 절반으로 줄어들어 연산 path에 따라 유동적이긴 하나 지연시간을 감소시킬 ... NAND 게이트 2개와 inverter 1개를 거쳐 0.2*2+0.1=0.5로 지연 값이 더 적다.따라서 Group PG logic을 설계할 때도 logic level이 최우선적으로

  리포트 | 3페이지 | 1,500원 | 등록일 2020.04.15

  다운로드 장바구니
• 

  부산대 어드벤처디자인 실험9 A+ 결과보고서(4비트 가산기)

  실행이 불가능할 정도로 큰 논리 게이트는 여러 단계로 구분할 수 있지만, 그 결과 자리 올림수 예측 논리의 지연은 비트 수에 완전히 독립적이지 않다. ... 첫 번째로, 리플 자리올림수 가산기는 많은 수의 논리 게이트가 요구되지만 자리 올림 예견법에서 각 비트는 일정한 수의 논리 게이트가 요구된다. ... 그 결과 최상위 비트로 올라가는 리플 출력을 기다려야 하는 대신에, 전체 결과는 현저하게 적은 지연으로 계산할 수 있다.

  리포트 | 7페이지 | 1,500원 | 등록일 2022.04.09

  다운로드 장바구니
• 

  5주차 결과 보고서 19장 논리회로 응용 및 Karnaugh Map (1)

  (c) 가 더 저렴하며성능의 측면에서도 실험(c)가 회로의 게이트 지연 시간이 적게 걸리며(신호지연율이 낮다), FAN OUT이 적어서 전력소비가 적다.19장 논리회로 응용 및 Karnaugh ... (c)에서 사용된 게이트 수는 NOT 1개, AND 2개, OR 1개 총 4개 이고,실험 1. ... (a)에서 사용된 게이트 수는 NOT 2개, AND 3개, OR 1개 총 6개이다.즉 원가의 측면에서 실험 2.

  리포트 | 7페이지 | 2,000원 | 등록일 2023.03.14

  다운로드 장바구니
• 

  D 래치 및 D 플립-플롭, J-K 플립-플롭 예비레포트

  이 시간을 전파 지연시간이라 부르며(propagation delay time), 논리 게이트의 계열에 따라 다르다. ... 클럭은 지연회로를 거쳐 연결하라. 지연회로의 목적은 D 입력에 셋업(setup) 시간(전압이 제 값을 찾아가는데 걸리는 시간)을 주기 위함이다. ... 실험 장비 및 부품1) D 래치 및 D 플립-플롭7486 quad XOR 게이트7400 quad NAND 게이트7404 hex 인버터7474 dual D 플립-플롭적색 LED녹색 LED저항

  리포트 | 11페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

  다운로드 장바구니
• 

  울산대학교 디지털실험결과22 디지털 논리회로의 전압특성과 지연시간

  디지털 논리회로의 전압특성과 지연시간학번 : 이름 :디지털 실험 22장. 디지털 논리회로의 전압특성과 지연시간학번 : 이름 :1. ... 동작전압그림 22-5 Fan-Out 측정개수출력전압 변화와 NOT 게이트 시간차 (TTL)039ns455ns표 22-2 Fan-Out에 따른 출력전압의 변화Fan-Out 0개 일 ... 1.45VV _{OH} : 4.2VV _{Noise``High} : 2.75VV _{IL} : 950mVV _{OL} : 1.2VV _{Noise``Low} : 350mV표 22-1 게이트

  리포트 | 2페이지 | 2,000원 | 등록일 2021.03.20

  다운로드 장바구니
• 

  Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

  지연 소자의 일종으로 입력이 다음 활성 클럭이 나타날 때까지 지연된 후 출력된다. [4]5) T Flip FlopT 플립플롭은 다음 출력 값이 입력 값의 반전이 되는 플립플롭이다. ... 사용되는 게이트에 따라 몇 가지 방식으로 구분되는데, NOR 게이트, NAND 게이트를 사용한다.SR 래치 (NOR 게이트 래치)SR NOR 래치는 가장 단순한 래치이다. ... 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다.[1]넓은 평야 (

  리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

  다운로드 장바구니
• 

  디지털 논리실험 7주차 예비보고서

  거치지 않는 부분은 그 변화를 즉각 받아들이지만 NOT 게이 트를 거치는 부분은 Not 게이트를 통해서 변화를 받아들이기 때문에 잠시 동 안 지연이 발생한다. ... NOT gate의 개 수가 늘어나면서 발생하는 차이에 대하여 서술하시오. pulse transition detector에서 CLOCK 입력 값이 1에서 0으로 바뀌는 순간 NOT 게이트를

  리포트 | 5페이지 | 2,000원 | 등록일 2023.04.11

  다운로드 장바구니