"논리회로실험 결과레포트" 검색결과 1-20 / 539건

• 

  실험20_기초 논리 회로_결과레포트

  실험20. 기초 논리 회로실험일 : 2000 년 00 월 0 일제출일 : 2000 년 00 월 00 일학 과학 년분 반조학 번성 명전자전기공학부2▣ 결과보고서1. ... 실험결과실험1. ... 실험고찰본래 실험은 IC칩으로 각각 OR회로와 AND회로를 구현하는 두 가지가 있었으나, AND 게이트를 구현할 74LS08이 없었던 관계로 OR게이트를 74LS32로 구현하였다.두

  리포트 | 3페이지 | 1,000원 | 등록일 2020.04.15

  다운로드 장바구니
• 

  디지털 공학 실험 논리 회로의 간소화 결과레포트

  결과 레포트디지털 공학 실험논리 회로의 간소화무효 BCD-코드 감지기 진리표에 대한 Karnaugh 맵● 실험 결과입력출력D C B AX0 0 0 000 0 0 100 0 1 000 ... 논리 회로의 간소화 실험을 했다. 113페이지의 실험은 디지털 공학 시간에 배운 BCD 코드에 관련된 내용이여서 이해가 쉬웠다. 1010 이상의 수는 무효하기 때문에 출력값이 1이 ... 그렇지만 그 다음 실험인 그림 8-5의 회로 구성은 어려움이 있었다.

  리포트 | 4페이지 | 1,500원 | 등록일 2020.05.04

  다운로드 장바구니
• 

  논리회로설계실험_비교기,MUX,ALU 결과레포트

  논리회로설계 실험 결과보고서 #3실험 3. 비교기_MUX_ALU1. 실험 목표비교기, MUX, ALU를 설계해 본 후, 8가지 기능을 가진 ALU를 설계해본다. ... 실험 결과- 실습 1 1bit, n bit 비교기 설계동작적 모델링자료 흐름 모델링진리표에 따라 작성해보자. ... 110, XOR) : ｙ＝a xor b -> y=00101 xor 01100=0100170~80ns (s=111, NOT) : ｙ＝a -> y=not 00101=11010시뮬레이션 결과

  리포트 | 17페이지 | 2,500원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  논리회로실험(VHDL 및 FPGA실습) 이론 및 실험결과 레포트

  PurposeXilinx프로그램과 VHDL code를 이용해 기초적인 조합논리회로와 4 bit full adder & subtracter를 설계해 본다. ... Sources & Results① Test 1 - 기초 조합논리회로1) VHDL sourcelibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;entity test1 ... complement의 표현범위는 -8부터 +7까지이며0은 +부호를, 1은 -부호를 나타낸다.2) Full adder전가산기(Full adder)는 기본적으로 1비트의 2진수 3개를 더하는 논리회로이며

  리포트 | 53페이지 | 8,000원 | 등록일 2022.01.25 | 수정일 2022.02.08

  다운로드 장바구니
• 

  [결과레포트] 기본 논리게이트(AND, OR, NOT 게이트) 회로실험

  Experimental Result Report 교과목디지털회로설계담당교수소속경상대학교 공과대학 제어계측공학과학번성명조조조원실험일시2019년 월 일제출일2019년 월 일실험제목1. ... 실제실험검증(결과)-회로구성도(1)AND게이트입: 0v 0v 출: 0v 입: 5v 0v 출: 0v 입: 5v 5v 출: 5v(3)OR게이트입: 0v 0v 출: 0v 입: 5v 0v ... )입력출력AY0[V]15[V]0(5)그림과 같은 논리 회로를 구성하고, 2-입력상태에 따라 출력 전압을 오실로스코프로 측정하시오

  리포트 | 5페이지 | 1,500원 | 등록일 2019.12.10

  다운로드 장바구니
• 

  기초전자회로실험1 4주차 결과레포트 논리회로의 기초 및 응용

  논리회로의 기초 및 응용 실험 목표 - AND, OR, NOT, NAND 및 NOR 논리게이트 동작을 이해할 수 있다 . - 범용 게이트를 이용하여 기본 논리게이트를 구성할 수 있다 ... Boolean 대수 : 구성된 논리회로를 간략화한 형태로 변경시킬 수 있는 법칙 - 논리 회로에 대한 식이 주어지면 그 식을 구성하는 항과 변수의 수를 최소화함 으로써 논리 회로를 ... Boolean 대수와 논리식 간략화 실험 목표 관련 이론 Boolean 대수 A + 0 = A, A + 1 = 1 에 해당하는 회로를 OR 게이트를 사용하여 구성 A 계산값 측정값

  리포트 | 7페이지 | 1,500원 | 등록일 2020.10.07 | 수정일 2022.03.28

  다운로드 장바구니
• 

  논리회로설계실험_반가산기/전가산기 결과레포트

  논리회로설계 실험 결과보고서 #2실험 2. 조합회로 설계1. 실험 목표반가산기와 전가산기에 대해서 이해하고, 반가산기와 전가산기를 세 가지 모델링 방법으로 설계한다. ... 또한, Schematic Design으로 반가산기과 전가산기의 논리회로를 그려보고 시뮬레이션을 통해 논리회로가 제대로 그려졌는지 확인해본다. ... 실험 결과- 실험 1.

  리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  기초전자회로실험 - Sequential logic design using Verilog(순서논리) 결과레포트

  3. 고찰 : SR 래치의 기본동작 방식은 S(Set)과 R(Reset) 그리고 상태유지이다. 시뮬레이션에서 볼 수 있듯이 S, R 모두 0 일 때는 그전 Q 상태를 유지하고 S=1 , R=0 일 때는 SET상태로 Q에 1을 입력하며 S=0, R=1 일 때는 RESET..

  리포트 | 3페이지 | 1,500원 | 등록일 2021.02.27

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers

  디지털논리회로실험 6주차 실험 보고서목적- Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다. ... 또한 어떠한 경우에도 CLR가 1이라면 출력은 0이 된다.그림15-1위의 logic table은 FJKC의 datasheet에서 가져온 것인데, 위의 실험 결과와 동일한 것을 알 수 ... 여러 bit의 정보를 임시로 저장하는 역할을 수행한다. register는 컴퓨터에서 서로 연관된 데이터 집합의 표현에 사용되고, 연관되지 않은 데이터를 bit별로 저장하기도 한다.실험결과STEP

  리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 7주차 결과레포트 (A+자료) - Counter, State Machine, State Diagram

  디지털논리회로실험 7주차 실험 보고서목적- Counter의 구조와 동작 원리를 이해한다. ... 구현하기만 하면 state machine이 완성된다.실험결과STEP 1:0 -> F -> E -> … -> 1 -> 0btn_1은 누르고있으면 무조건 0 출력. btn 0 1 둘다 ... CountersCounter는 clock에 의해 cycle을 반복하는 순차 논리회로이다.

  리포트 | 28페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display

  디지털논리회로실험 3주차 실험 보고서목적- 일반적인 binary decoder와 encoder의 동작 원리를 이해한다.- 7-segment decoder의 동작원리를 이해한다.- 표시장치 ... 하지만 이번 실험의 경우, ISE에서 도식으로 그린 회로를 FPGA에 download하여 모듈에 있는 핀과 연결하였기 때문에 실제로 그러한 비용절감 효과를 체감할 수는 없었다.만약 ... , DP는 1번~8번 핀에 할당했다.STEP 17:구현 결과를 Cmod S6에 다운로드하고, 소자들을 연결해보았다.그림3

  리포트 | 34페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 9주차 결과레포트 (A+자료) - ROM, RAM, Dot matrix, key matrix

  디지털논리회로실험 9주차 실험 보고서목적- 메모리 소자들(ROM, RAM)의 동작 원리와 활용 방법을 이해한다.- Address decoding의 개념과 구현 방법을 이해한다.- ROM을 ... 이러한 과정을 빠르게 반복한다면, 시각의 잔상효과에 의해 LED들이 계속 켜진 것처럼 보이게 되는 것이다.실험결과STEP 1:그림1-1 4x4KeyScan의 block diagram그림1 ... 이용한 회로그림6-1의 회로를 구현하여 RAM에 데이터를 저장하고 읽어보려고 한다.

  리포트 | 35페이지 | 3,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 4주차 결과레포트 (A+자료) - Multiplexer, Tri-State, Exclusive-OR gate

  디지털논리회로실험 4주차 실험 보고서목적-Multiplexer의 동작원리와 활용방법을 이해한다.-Three-state 소자의 동작원리와 활용방법을 이해한다. ... S1S0’ + S2S1’S0 + S2S1S0 이다.STEP 14:step13에서 볼 수 있듯이, 구현하고 싶은 Boolean function이 있다면 그111010111101표20-1 논리회로에 ... 이는 lab2 실험의 step6 실험에서 보았듯이, 아무것도 연결되지 않은 상태의 출력과 같은 모습이다.다음에는 DIO1을 low로 두고 DIO0를 변경해보았다.그림2-3 DIO0=

  리포트 | 35페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 5주차 결과레포트 (A+자료) - Half-Adder, Full-Adder, 2's complement

  이전 4bit의 비교결과가 다음 bit에도 전달되어서 비교를 하는 것이다. 74x85의 경우 회로 연결을 위한 신호들 사이의 관계는AGTBOUT = (A>B) + (A=B)*AGTBINAEQBOUT ... 2.1 비교회로 (Comparators)두 이진수의 비교를 수행하고, 같은지 다른지 혹은 어떤 수가 더 크거나 작은지를 판단하는 것이 comparator(혹은 magnitude comparator

  리포트 | 29페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display

  디지털논리회로실험 8주차 실험 보고서목적-Shift registers의 구조와 동작원리를 이해한다. ... input으로 입low로, 한 후, 해당 digit의 A~DP 신호를 선택하여 입력시켜주면 된다. clock의 주기가 매우 짧다면 시각의 잔상효과에 의해 계속 켜진 것처럼 보이게 될 것이다.실험결과STEP ... 그리고 곱셈의 결과는 5bit에서 8bit까지 4번의 동작으로 결정된다.위의 그림 (a)에서 빨간색 박스를 HP라고 하고, 처음에는 multiplier를 저장하다가 곱셈결과의 아래쪽

  리포트 | 33페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  논리회로실험) ALU 결과레포트

  실험 과정- 본 실험의 목적은 ALU 회로의 논리와 특성을 이해하고, 그 이론을 바탕으로 실험을 통해 ALU 회로를 익히는 데 있다. ... 실험은 Quartus II를 이용하여 회로를 구현하고, FPGA 에 연결하여 회로 결과를 확인하고 Modelsim을 이용하여 파형을 확인한다.* 본 실험에서는 ALU 회로를 구현하기 ... 실험 고찰* ALU 의 회로를 구현하기 위해 Quartus II 를 이용하여 회로를 구현한 후, Modelsim에서의 파형과 그 결과 값을 확인한다.1 ) Quartus II 구동

  리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 14장. 레지스터 결과레포트

  논리회로실험 A반결과14장레지스터5조이름학번실험일15.05.26제출일15.06.02실험에 사용된 기기 및 부품 : HD74LS74AP, SN74LS157N, 직류전원공급장치, 디지털 ... 이용한 전송제어 입력이 있는 병렬레지스터 회로의 회로도이다. ... 실험장치,전압계, LED 3개, 330옴 저항 3개실험 14.2 전송제어 입력이 있는 병렬레지스터(1) IC 7474(D Flip-Flop) 2개와 74157(2x1 멀티플렉서)을

  리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.09

  다운로드 장바구니
• 

  논리회로실험) Counter/ Timer 결과레포트

  실험 과정- 본 실험의 목적은 Up & Down Counter의 논리와 회로를 이해하고, 타이머의 특성 및 동작에 대한 이해를 바탕으로 그것을 실험을 통해 익히는 데 있다. ... 실험은 Quartus II를 이용하여 회로를 구현하고, FPGA 에 연결하여 회로 결과를 확인하고 Modelsim을 이용하여 파형을 확인한다.* 본 실험에서는 첫 번째 과정에서 Up-counter의 ... Up-counter 만이 아니고 down-counter 도 결합이 된 형태로 Ud-counter의 회로를 구현하는 실험이다.

  리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 18장. 링 카운터와 존슨 카운터 결과레포트

  디지털논리회로실험 X반결과 레포트주제18장. 링 카운터와 존슨 카운터X조이름학번실험일XX.XX.XX제출일XX.XX.XX1. ... 결과(1) JK 플립플롭을 이용한 링(Ring) 카운터회로도 및 IC 핀 번호결과표(※ Q₃ → Q? 순이 아닌 Q? ... → Q₃ 표기)(2) D 플립플롭을 이용한 존슨(Johnson) 카운터회로도 및 IC 핀 번호결과표(※ Q₃ → Q? 순이 아닌 Q?

  리포트 | 5페이지 | 1,000원 | 등록일 2017.07.02

  다운로드 장바구니
• 

  기본 논리게이트(AND, OR, NOT 게이트) 회로실험 결과 레포트

  논리회로의 기본이 되는 NOT, AND, OR 게이트의 논리기호와 기본 동작을 이해ⅱ. 실험을 통해 기본 논리 게이트의 동작 특성(진리표)을 확인ⅲ. ... 사용)7411 게이트의 논리기호1) 7411 게이트를 이용, 회로를 구성한다.2) 실험 4와 같은 방법으로 X의 출력을 확인한다.진리표입력출력ABCX00000010010001101000101011001111실험결과7411 ... 3입력 AND 게이트 회로를 구성한데 반해, 다른핀의 트렌지스터의 입력으로 연결하지 않아도 3입력 AND게이트의 논리회로를 구성할 수 있다.실험3.

  리포트 | 8페이지 | 1,000원 | 등록일 2016.03.29

  다운로드 장바구니