"설계-lab4-1" 검색결과 1-20 / 2,700건

• 

  설계-lab4-1 MYCAD를 이용한 Tr수준 설계

  모델파라미터는 mo3.lib 사용(4)AIM-Spice를 이용하여 Transient 분석을 한다.- 2-입력 NOR게이트는 입력이 모두 0일 경우에만 1이 되므로 vin1 과 vin0과 ... Ln=1u Wn=3u, PMOS Lp=1u Wn=6u으로 한다.(3)SPICE simulation을 위한 네트리스트 파일을 만든다.- 모델파라미터는 mo3.lib를 이용한다.(4) ... 한다.(1)MyAnalog 스케매틱 편집기를 이용하여 2-입력 NOR 게이트를 설계한다.(2)NMOS 및 PMOS의 크기는 L=1u로 하여 정상동작을 위한 W값을 설정한다.- 사이즈에

  리포트 | 4페이지 | 1,000원 | 등록일 2010.08.28

  다운로드 장바구니
• 

  백사마을 대지분석 및 건축설계 방향성 ppt

  대지분석 중계동 - 백사마을 연탄공터중계동 - 백사마을 Ⅴ 설계방향Ⅴ 설계방향 Fab Lab Seoul ‘ 아트팹랩 ’ 이란 예술 (Art), 제작 (Fabrication), 실험실 ... 대지분석 중계동 - 백사마을 SITE 더 숲 북 서울 미술관 더불어 숲 체육센터 서울 생활사 박물관 화랑대 역사관 1 2 6 5 3 4 SITE불암산 상계동 하계동 Ⅲ . ... 백사마을 - 기회와 시작의 땅 ( 문화적인 플랫폼으로 재탄생 ) 통합설계 김유진 , 김영찬 교수님Ⅰ 인권건축 Ⅱ 설계개요 Ⅲ 대지분석 주변현황 접근성 기후 Ⅳ 대지특성 Ⅴ 설계방향

  ppt테마 | 15페이지 | 2,000원 | 등록일 2024.05.29

  다운로드 장바구니
• 

  (절차서) 신제품 설계 및 개발 절차서

  CI절차서문 서 번 호 :***-**-***제/개정일자 :1900/1/0신제품 설계 및 개발제/개정번호 :0회사명페이지 :1/4"* 제,개정 이력""제,개정번호""제,개정일"페이지내용비고020 ... 5.1항부터 변경된 사항을 적용하여 진행한다.서식 번호CI절차서신제품 설계 및 개발개정번호 :0페이지 :5/ 4서식 번호절차서신제품 설계 및 개발개정번호 :0페이지 :6/ 4서식 ... 번호절차서신제품 설계 및 개발개정번호 :0페이지 :7/ 4서식 번호

  서식 | 1,000원 | 등록일 2022.03.29 | 수정일 2022.03.31

  다운로드 장바구니
• 

  시립대 전전설2 A+ 7주차 예비레포트

  참고 문헌전자전기컴퓨터설계실험II 강의 교안(Lab-07 Finite State Machine)전자전기컴퓨터설계실험II 강의 교안(HBE Combo II-DLD)전자전기컴퓨터설계실험II ... In-Lab 실험 내용 및 예상결과3.1. ... 전자전기컴퓨터설계실험 II예비보고서Lab-07 Finite State Machine과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차

  리포트 | 15페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 A+ 3주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-03 Behavioral Modeling과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차1. ... 참고 문헌전자전기컴퓨터설계실험II 강의 교안(Lab-02 Data Flow Modeling)전자전기컴퓨터설계실험II 강의 교안(Vivado 2020_1 installation)전자전기컴퓨터설계실험II ... In-Lab 실험내용 및 예상결과3.1.

  리포트 | 24페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  modeling을 활용하여 2-input AND 게이트 설계를 진행하시오.(4) Lab 4- Two-input XOR 게이트를 아래의 세가지 방법으로 각각 설계하고, 시뮬레이션으로 ... (입력: BUS SW, 출력: LED1~4)테스트 입력 값 : a[3:0]modeling을 활용하여 2-input AND 게이트 설계를 진행하시오.실험 1과 동일하다.Results ... 수행 과제(1) Lab 1- 2-input AND Gate의 설계를 bit operators(비트 연산자)를 이용하여 디자인하고, 테스트 벤치를 이용한 시뮬레이션으로 확인 후 장비를

  리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  시립대 전전설2 A+ 2주차 예비레포트

  In-Lab 실험 내용 및 예상결과3.1. 실험 내용[실습 1]: 다음 로직을 Gate Level Modeling 방법으로 설계한다. ... 전자전기컴퓨터설계실험 II예비보고서Lab-02 Data Flow Modeling과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차1. ... D = 4’b1001, E = 4’b1101, F = 4’b10x1- ~D //결과 값: 4’b0110- D & E //결과 값: 4’b1001- D | E //결과 값: 4’b1101

  리포트 | 27페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  OP-AMP(Noninverting Amplifier) 결과보고서 [인하대 전자과 기초실험2]

  ) 출력 전압이 이 나오도록 설계4) 의 파형도 확인• 예상 실험 결과: 모든 파형 발생기의 입력 파형 조건: Input Sive wave, 1Vp-p, 1kHz, 로 설계하였다.[ ... Inverting Amplifier• Lab 1 회로 구성:-파형 조건: Input Sine wave, 1Vp-p, 1kHz,1) 으로 [Fig 1]의 회로를 구현 후 이론적인 전압 ... 입력 주파수: 2MHz eq \o\ac(○,1) 10kHz - 입력 파형 Vp-p값: 1.15V, 출력 파형 Vp-p값: 2.4V, 전압 이득 = 2.09 eq \o\ac(○,2)

  리포트 | 12페이지 | 1,000원 | 등록일 2022.08.27

  다운로드 장바구니
• 

  통신공학실습 예비레포트 - 실험05-AM Modulation and Detection

  Pre-Lab 1. PAGEREF _Toc53338702 \h - 4 - Hyperlink \l "_Toc53338703" 나. Pre-Lab 2. ... 4의 회로를 설계한 다음 그림 3의 과 연결하고 그림 4의 에 Oscilloscope로 파형을 확인한다. ... Pre-Lab Report- Title: Lab#05_AM Modulation and Detection -담당 교수담당 조교실 험 일학 번이 름목 차 TOC \o "1-3" \h \

  리포트 | 11페이지 | 2,000원 | 등록일 2021.04.04

  다운로드 장바구니
• 

  OP-AMP(Inverting Amplifier) 결과보고서 [인하대 전자과 기초실험2]

  다만 주파수가 증가할 경우 주기가 짧아지므로 파형간의 간격이 더 촘촘해지는 것을 확인할 수 있었다.4) 전압 이득이 -2가 되도록 증폭기 설계: 전압 이득 = = -2가 되면 된다. ... Subtractor 쪽의 출력 전압 식이 = )(1+-이고 = 2k, = 2k, = 1k = 1k와 같이 저항값들을 설계하여 Adder로 이어지는 중간 노드에서 전압 = )(1+- ... : 1V, 전압 이득 = -10 eq \o\ac(○,3) 100kHz - 입력 파형 Vp-p값: 0.1V, 출력 파형 Vp-p값: 1V, 전압 이득 = -10 eq \o\ac(○,4

  리포트 | 11페이지 | 1,000원 | 등록일 2022.08.27

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-04 결과리포트 (2020 최신)

  전자전기컴퓨터설계실험Ⅱ결과리포트Lab-04 Combinational Logic-1작성일: 20.10.101. ... behavioral modeling을 통한 four-bit adder 설계(always, if문 사용)1. lab4_fourbit_adder 모듈을 always, if문을 포함한 behavioral ... ‘lab4_full_adder’라는 이름의 project를 만든다.2. new source로 verilog module file ‘half_adder.v’ 파일을 만들어 1-bit

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3 - 예비레포트 - 실험12 - BJT(BJT Amplifier Circuit) (A+)

  Pre-Lab 1. PAGEREF _Toc57291482 \h - 4 - Hyperlink \l "_Toc57291483" 나. Pre-Lab 2. ... Pre-Lab 2.(1) PSpice를 통해 Bias Simulation을 수행해 Base-Collector Bias 전류를 구하시오.그림 SEQ 그림 \* ARABIC 4 - Bias ... (나) “Lab 1”을 위한 실험 순서 및 측정 방법사전 보고서의 내용에 따라 Common-Emitter Amplifier를 설계하고 LTSpice의 Simulation을 통해 트랜지스터에

  리포트 | 10페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

  다운로드 장바구니
• 

  RLC Circuit(Band-Pass Filter) 결과보고서[인하대 기초실험2 전자과]

  Vp-p값: 2.0V, gain: 1 eq \o\ac(○,3) 50kHz - 출력 파형 Vp-p값: 1.2V, gain: 0.6 eq \o\ac(○,4) 100kHz - 출력 파형 ... 설계과정 → Lab 3 결과 부분에 기록하였다.L, C 값을 적절히 조절하여 = 100kHz를 만족하는 L, C값을 사용하여 회로를 설계했고 그 결과 주파수가 100kHz일 때 최대 ... [Fig 4]회로의 주파수-gain 그래프는 아래와 같다.: 예측대로 100kHz에서 gain이 1로 최대이고 100kHz와 가까운 주파수에서는 gain이 높고 100kHz에서 멀어질수록

  리포트 | 9페이지 | 1,000원 | 등록일 2022.08.27

  다운로드 장바구니
• 

  통신공학실습 예비레포트 - 실험07-Balanced Modulator

  이로 인해 DSB-SC는 DSB-LC보다 수신기 설계가 복잡하다는 단점이 있다.(4) 평형변조기가 DSB 신호를 어떻게 생성하는가? ... (가) 주어진 회로와 구하고자 하는 데이터그림 SEQ 그림 \* ARABIC 4 – LM1496N Suppressed Carrier Modulator그림 4의 회로를 설계하고 출력 ... Materials (Equipment, Devices) of this Lab PAGEREF _Toc54302831 \h - 4 - Hyperlink \l "_Toc54302832"

  리포트 | 12페이지 | 2,000원 | 등록일 2021.04.04

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3 - 예비레포트 - 실험05-OP AMP(Instrumentation Amplifier Circuit) (A+)

  Pre-Lab 1. PAGEREF _Toc57291413 \h - 4 - Hyperlink \l "_Toc57291414" 나. Pre-Lab 2. ... Pre-Lab 1.(1) 3개의 OP Amp를 사용하여 Instrumentation Amplifier 회로를 설계하고 출력 신호의 식을 구하시오. ... Supposed Data and Results of this Lab (예상 실험 결과) PAGEREF _Toc57291412 \h - 4 - Hyperlink \l "_Toc57291413

  리포트 | 11페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

  다운로드 장바구니
• 

  서울시립대학교 전전설2 4주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  수행 과제(1) Lab 1- 1-bit 반가산기를 if 문을 사용하는 Behavioral Level modeling으로 설계하시오.- 진리표ABCS0000010110011110(2) ... ) module instantiation을 활용한 방법ii) Behavioral level modeling 활용(3) Lab 3- 4-bit 가산기를 2가지 방법으로 설계하시오i) ... Results of Lab 1- 1-bit 반가산기를 if 문을 사용하는 Behavioral Level modeling과 module instantiation을 활용하여 설계하시오.i

  리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  서울시립대학교 전전설2 5주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  Results of Lab 6- 교안의 1:4 DEMUX 회로를 if 문을 사용하여 설계하시오.입력 F: Bus SW1입력 S1 : Button SW1, S2 : Button SW2출력 ... Results of Lab 7 (응용과제)- 다음의 진리표를 가지는 논리회로를 설계하시오.입력 : a,b,c,d -> Button SW1 ~ Button SW4출력 : f : LED1 ... Results of Lab 5- 2비트 2:1 MUX 회로를 case 문을 사용하여 설계하시오.입력 A[1:0] : Bus SW1, 2입력 B[1:0] : Bus SW7, 8입력 S

  리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20

  다운로드 장바구니
• 

  서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  Pre-Lab Report- Title: Lab#07 Sequential Logic 2(Finite State Machine)담당 교수담당 조교실 험 일학 번이 름목 차1. ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 4(2) Lab 1.‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 10(3) Lab ... 허나 이번 설계에서는 비트 연산자를 활용하여 불필요한 if문의 활용을 줄였습니다.(2) Lab 1- 교안의 Moore 머신과 Mealy 머신의 코드를따라서 실습해보시오.CLK : 1

  리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  서울시립대학교 전전설2 7주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  Post-Lab Report- Title: Lab#07 Sequential Logic 2(Finite State Machine)담당 교수담당 조교실 험 일학 번이 름1. ... 허나 이번 설계에서는 비트 연산자를 활용하여 불필요한 if문의 활용을 줄였습니다.(2) Results of Lab 3(응용과제)- 0 또는 1이 랜덤하게 입력되는 상황에서 ‘1011 ... 위해 reg형 변수를 활용한 코드Input_sync_by_delayTest benchSimulation 결과Pin 연결- 개발 설명위 디자인의 설계는 설계 1과 거의 동일하나 설계

  리포트 | 12페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3 - 결과레포트 - 실험04 OP AMP(Basic Circuit) (A+)

  Post-Lab Report- Title: Lab#4_OP Amp (Basic Circuit) -담당 교수담당 조교실 험 일학 번이 름목 차 TOC \o "1-3" \h \z \t ... Materials (Equipment, Devices) of this Lab PAGEREF _Toc57289881 \h - 4 - Hyperlink \l "_Toc57289882" ... Noninverting Closed-Loop에서는 이 input에 들어감을 알 수 있다.그림 SEQ 그림 \* ARABIC 4 – Noninverting Closed-Loop그림 4에서

  리포트 | 13페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

  다운로드 장바구니