"시립대 레포트" 검색결과 1-20 / 1,135건

• 

  서울시립대학교 좌굴실험 결과레포트

  양 끝을 핀으로 연결한 기둥에 대한 Euler 좌굴하중 식 (4)를 유도하라. 유도 과정을 상세히 기술하라. 양단을 pin end로 연결한 기둥의 대한 좌굴 하중 식을 유도한 것은 아래와 같다. 실험 3에서 Table 3을 완성하고 실제 변형을 세로축으로 위치를 가로축..

  리포트 | 7페이지 | 2,000원 | 등록일 2022.12.01

  다운로드 장바구니
• 

  시립대 일반물리 RC회로 결과리포트

  6. 결과표 1. 축전기C _{1}의 전기용량 =220 mu F저항값시간상수 측정값시간상수 이론값상대오차98.9Ω19ms21.7ms12.4%1989Ω41ms43.25ms6.2%20.3Ω4ms4.5ms11.1%198Ω42ms43.3ms3%30.1Ω6ms6.6ms9.1%표..

  리포트 | 2페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  시립대 물리학및실험_토크의 평형 레포트

  실험장치실험장치세트, 실험판, 각도판, 평형막대(평균대), 토크 휠 지시기, 용수철 저울, 토크 휠, 도르래(3개), 추걸이와 추 세트4. 실험절차1. ... 두 번째 조건은 회전 평형에 관한 표현으로서, 어떤 축에 대해서라도 각가속도가 반드시 0이 되어야 한다는 뜻이다.정적 평형(static equilibrium)에서는 물체가 관측자에

  리포트 | 6페이지 | 2,000원 | 등록일 2023.04.08

  다운로드 장바구니
• 

  시립대 물리학및실험_마찰력실험 레포트

  움직일 때 실험체를 건드림.실험 시 나무도막에 손을 대거나, 나무도막이 이동하는 경로에 장애물이 있다는 등의 방해요소가 존재할 수 있다. ... 나무 블록이 움직이는 중에 실험 장치에 손을 대면 잘못된 데이터를 얻을 수 있다.3. Motion Sensor가 나무 도막을 겨냥하도록 방향을 잘 조정해야한다. ... 순서대로) 0.000393, -0.00439, 0.000000000000000441, 0.000374, -0.00000000000000145가 도출되었음.오차분석오차가 발생한 원인에 대해서

  리포트 | 6페이지 | 2,000원 | 등록일 2023.04.08

  다운로드 장바구니
• 

  시립대 물리학및실험_포물선운동 레포트

  이는 이론값과 측정값이 회차마다 달라지는 상황으로 연결된다.2) 오차분석오차가 발생한 원인에 대해서 생각해보자.공기와의 마찰즉, 퍽이 실험 도중 받게 되는 공기 저항이 있어 오차가

  리포트 | 7페이지 | 2,000원 | 등록일 2023.04.08

  다운로드 장바구니
• 

  시립대 물리학및실험_구심력측정 레포트

  ..FILE:mimetypeapplication/hwp+zip..FILE:version.xml..FILE:Contents/header.xml^1.^2.^3)^4)(^5)(^6)^7^8^1.^2.^3)^4)(^5)(^6)^7^8..FILE:BinData/image1.bm..

  리포트 | 7페이지 | 2,000원 | 등록일 2023.04.08

  다운로드 장바구니
• 

  시립대_전전설2_Velilog_예비리포트_7주차

  Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록1

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11 | 수정일 2022.04.21

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 6주차

  Verilog HDL 실습 6주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록1 ... 이번 실험에서 주의 해야 했었던 점은 - 응용과제를 하기 전 예비 레포트를 작성하면서 입력에 clk(클럭)을 처음으로 사용해봤었는데 always문의 조건으로 clk가 상승하는 것을 ... 또는 논블럭킹 대입문 좌측에 위치한 변수인 bcd와 달리 최종 output인 exc는 reg형으로 지정해주면 안되고 생략하거나 wire로 지정해주어야 하기 때문이다.

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  [서울시립대] A+ 전자전기컴퓨터설계2 2주차(Schemetic)결과레포트(예비레포트포함,시립대)

  전자전기컴퓨터설계실험 2결과 레포트실험 제2주(2021. 10. 12)Lab#02 『Xilinx Spartan3』 FPGA chip,『ISE』 digital design tool학번

  리포트 | 10페이지 | 1,000원 | 등록일 2021.12.30 | 수정일 2022.01.03

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 7주차

  Verilog HDL 실습 8주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험

  리포트 | 9페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 3주차

  Verilog HDL 실습 3주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록1

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  시립대 전전설2 A+ 4주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-04 Arithmetic Logic and Comparator과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차1. 서론31.1. 실험 목적31.2. 배경이론 및 개념32. 사전 조..

  리포트 | 25페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 A+ 3주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-03 Behavioral Modeling과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차1. 서론31.1. 실험 목적31.2. 배경이론 및 개념32. 사전 조사93. In-Lab ..

  리포트 | 24페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 4주차

  Verilog HDL 실습 4주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험

  리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 4주차

  Verilog HDL 미습 4주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험

  리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 2주차

  Velillog 2주차And 게이트와 HalfAdder 게이트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험 목적배경 이론실험 장비실험 결과결론 및 토의참고 문헌1. 실험 목..

  리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 A+ 1주차 예비레포트

  배경이론 및 개념1) 조합(combinational) 논리회로어떤 시점에 대해서도 출력 값이 그 시점의 입력 값만으로 정해지는 회로로, 두 개 이상의 입력 신호를 받아들이고 이 신호들에 ... 스위치를 누를 때(닫힘)는 GND쪽에 저항이 있어 대부분의 전류가 게이트로 흘러 high(1) 입력이, 뗄 때(열림)는 전류가 GND로 흐르게 되어 low(0) 입력이 게이트로 들어간다 ... 참고 문헌전자전기컴퓨터설계실험II 강의 교안(Lab-01 Design with TTL Gates)[네이버 지식백과] 조합 회로 (컴퓨터인터넷IT용어대사전)[네이버 지식백과] 순차 논리

  리포트 | 16페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 A+ 2주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-02 Data Flow Modeling과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차1. 서론31.1. 실험 목적31.2. 배경이론 및 개념32. 사전 조사123. In-Lab ..

  리포트 | 27페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 A+ 5주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-05 Encoder and Multiplexer과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차 TOC \o "1-3" \h \z \u Hyperlink \l "_Toc148037..

  리포트 | 26페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 A+ 7주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-07 Finite State Machine과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차 TOC \o "1-3" \h \z \u Hyperlink \l "_Toc149339383..

  리포트 | 15페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니